模拟电子技术

模拟电子技术模拟电子技术共射极放大电路电路组成

简化电路及习惯画法

简单工作原理

放大电路的静态和动态

直流通路和交流通路书中有关符号的约定3.2共射极放大电路1.电路组成输入回路（基极回路）输出回路（集电极回路）2.简化电路及习惯画法习惯画法共射极基本放大电路3.简单工作原理Vi=0Vi=Vsint4.

放大电路的静态和动态

静态：输入信号为零（vi=0或ii=0）时，放大电路的工作状态，也称直流工作状态。

动态：输入信号不为零时，放大电路的工作状态，也称交流工作状态。电路处于静态时，三极管个电极的电压、电流在特性曲线上确定为一点，称为静态工作点，常称为Q点。一般用IB、IC、和VCE

（或IBQ、ICQ、和VCEQ

）表示。#

放大电路为什么要建立正确的静态？5.直流通路和交流通路交流通路直流通路耦合电容：通交流、隔直流直流电源：内阻为零直流电源和耦合电容对交流相当于短路共射极放大电路（思考题）(a)(b)(c)(d)(f)(e)思考题1.下列a~f电路哪些具有放大作用？3.3图解分析法用近似估算法求静态工作点用图解分析法确定静态工作点

交流通路及交流负载线输入交流信号时的图解分析

BJT的三个工作区输出功率和功率三角形

3.3.1

静态工作情况分析

3.3.2

动态工作情况分析共射极放大电路

3.3.1

静态工作情况分析1.用近似估算法求静态工作点根据直流通路可知：采用该方法，必须已知三极管的值。一般硅管VBE=0.7V，锗管VBE=0.2V。直流通路+-采用该方法分析静态工作点，必须已知三极管的输入输出特性曲线。共射极放大电路2.用图解分析法确定静态工作点首先，画出直流通路直流通路IBVBE+-ICVCE+-

3.3.1

静态工作情况分析直流通路IBVBE+-ICVCE+-列输入回路方程：

VBE=VCC－IBRb列输出回路方程（直流负载线）：

VCE=VCC－ICRc在输入特性曲线上，作出直线VBE=VCC－IBRb，两线的交点即是Q点，得到IBQ。在输出特性曲线上，作出直流负载线VCE=VCC－ICRc，与IBQ曲线的交点即为Q点，从而得到VCEQ

和ICQ。

3.3.2

动态工作情况分析由交流通路得纯交流负载线：

共射极放大电路交流通路icvce+-vce=-ic(Rc

//RL)因为交流负载线必过Q点，即vce=

vCE-VCEQ

ic=

iC-ICQ

同时，令RL=Rc//RL1.交流通路及交流负载线则交流负载线为vCE-VCEQ=-(iC

-

ICQ)RL

即iC

=(-1/RL)vCE+(1/RL)VCEQ+

ICQ过输出特性曲线上的Q点做一条斜率为-1/RL直线，该直线即为交流负载线。R'L=

RL∥Rc，是交流负载电阻。

交流负载线是有交流输入信号时Q点的运动轨迹。

2.输入交流信号时的图解分析

3.3.2

动态工作情况分析共射极放大电路通过图解分析，可得如下结论：

1.vi

vBE

iB

iC

vCE|-vo|

2.vo与vi相位相反；

3.可以测量出放大电路的电压放大倍数；

4.可以确定最大不失真输出幅度。#

动态工作时，

iB、

iC的实际电流方向是否改变，vCE的实际电压极性是否改变？

3.3.2

动态工作情况分析3.BJT的三个工作区当工作点进入饱和区或截止区时，将产生非线性失真。饱和区特点：

iC不再随iB的增加而线性增加，即此时截止区特点：iB=0，iC=ICEOvCE=VCES，典型值为0.3V①波形的失真饱和失真截止失真

由于放大电路的工作点达到了三极管的饱和区而引起的非线性失真。对于NPN管，输出电压表现为底部失真。

由于放大电路的工作点达到了三极管的截止区而引起的非线性失真。对于NPN管，输出电压表现为顶部失真。注意：对于PNP管，由于是负电源供电，失真的表现形式，与NPN管正好相反。

3.3.2

动态工作情况分析3.BJT的三个工作区#

放大区是否为绝对线性区？②放大电路的动态范围放大电路要想获得大的不失真输出幅度，要求：

工作点Q要设置在输出特性曲线放大区的中间部位；

3.3.2

动态工作情况分析3.BJT的三个工作区要有合适的交流负载线。

4.输出功率和功率三角形

要想PO大，就要使功率三角形的面积大，即必须使Vom

和Iom

都要大。功率三角形放大电路向电阻性负载提供的输出功率在输出特性曲线上，正好是三角形ABQ的面积，这一三角形称为功率三角形。

3.3.2

动态工作情况分析（思考题）共射极放大电路放大电路如图所示。已知BJT的ß=80，Rb=300k，Rc=2k，VCC=+12V，求：（1）放大电路的Q点。此时BJT工作在哪个区域？（2）当Rb=100k时，放大电路的Q点。此时BJT工作在哪个区域？（忽略BJT的饱和压降）解：（1）（2）当Rb=100k时，静态工作点为Q（40uA，3.2mA，5.6V），BJT工作在放大区。其最小值也只能为0，即IC的最大电流为：所以BJT工作在饱和区。VCE不可能为负值，此时，Q（120uA，6mA，0V），

例题3.3

思考题1.试分析下列问题：共射极放大电路（1）增大Rc时，负载线将如何变化？Q点怎样变化？（2）增大Rb时，负载线将如何变化？Q点怎样变化？（3）减小VCC时，负载线将如何变化？Q点怎样变化？（4）减小RL时，负载线将如何变化？Q点怎样变化？共射极放大电路3.3

？思考题2.放大电路如图所示。当测得BJT的VCE

接近VCC=的值时，问管子处于什么工作状态？可能的故障原因有哪些？截止状态答：故障原因可能有：•Rb支路可能开路，IB=0，IC=0，VCE=VCC-IC

Rc=VCC

。•C1可能短路，

VBE=0，IB=0，IC=0，VCE=VCC-IC

Rc=VCC

。3.4小信号模型分析法3.4.1BJT的小信号建模3.4.2共射极放大电路的小信号模型分析

H参数的引出

H参数小信号模型模型的简化H参数的确定（意义、思路）利用直流通路求Q点画小信号等效电路求放大电路动态指标2.画出小信号等效电路RbviRbRbviRc共射极放大电路icvce+-交流通路RbviRcRLH参数小信号等效电路3.求电压增益根据RbviRcRL则电压增益为（可作为公式）4.求输入电阻RbRcRLRi5.求输出电阻RbRcRLRo令Ro=Rc

所以

1.电路如图所示。试画出其小信号等效模型电路。

解：例题例题

解：（1）（2）2.放大电路如图所示。试求：（1）Q点；（2）、、。已知=50。3.5放大电路的工作点稳定问题温度变化对ICBO的影响温度变化对输入特性曲线的影响温度变化对的影响稳定工作点原理放大电路指标分析固定偏流电路与射极偏置电路的比较3.5.1温度对工作点的影响3.5.2射极偏置电路3.5.1温度对工作点的影响1.温度变化对ICBO的影响2.温度变化对输入特性曲线的影响温度T

输出特性曲线上移温度T

输入特性曲线左移3.温度变化对的影响温度每升高1°C，

要增加0.5%1.0%温度T

输出特性曲线族间距增大总之：

ICBO

ICEOT

VBE

IB

IC

3.5.2射极偏置电路1.稳定工作点原理目标：温度变化时，使IC维持恒定。如果温度变化时，b点电位能基本不变，则可实现静态工作点的稳定。T稳定原理：

ICIEIC

VE、VB不变

VBE

IB（反馈控制）b点电位基本不变的条件：I1>>IB，此时，不随温度变化而变化。VB>>VBE且Re可取大些，反馈控制作用更强。一般取

I1=(5~10)IB，VB=3V~5V

2.放大电路指标分析①静态工作点2.放大电路指标分析②电压增益输出回路：输入回路：电压增益：<A>画小信号等效电路<B>确定模型参数已知，求rbe<C>增益2.放大电路指标分析③输入电阻根据定义由电路列出方程则输入电阻放大电路的输入电阻不包含信号源的内阻2.放大电路指标分析④输出电阻输出电阻求输出电阻的等效电路网络内独立源置零负载开路输出端口加测试电压对回路1和2列KVL方程rce对分析过程影响很大，此处不能忽略其中则当时，一般（）3.固定偏流电路与射极偏置电路的比较

共射极放大电路静态：3.固定偏流电路与射极偏置电路的比较固定偏流共射极放大电路电压增益：RbviRcRL固定偏流共射极放大电路输入电阻：输出电阻：Ro=Rc

#

射极偏置电路做如何改进，既可以使其具有温度稳定性，又可以使其具有与固定偏流电路相同的动态指标？3.6共集电极电路和共基极电路电路分析复合管

静态工作点动态指标

三种组态的比较3.6.1共集电极电路3.6.2共基极电路3.6.1共集电极电路1.电路分析共集电极电路结构如图示该电路也称为射极输出器①求静态工作点由得②电压增益输出回路：输入回路：电压增益：<A>画小信号等效电路<B>确定模型参数已知，求rbe<C>增益1.电路分析其中一般，则电压增益接近于1，即电压跟随器③输入电阻根据定义由电路列出方程则输入电阻当，时，1.电路分析输入电阻大④输出电阻由电路列出方程其中则输出电阻当，时，输出电阻小共集电极电路特点：◆电压增益小于1但接近于1，◆输入电阻大，对电压信号源衰减小◆输出电阻小，带负载能力强#

既然共集电极电路的电压增益小于1（接近于1），那么它对电压放大没有任何作用。这种说法是否正确？2.复合管作用：提高电流放大系数，增大电阻rbe复合管也称为达林顿管3.6.2共基极电路1.静态工作点直流通路与射极偏置电路相同2.动态指标①电压增益输出回路：输入回路：电压增益：#

共基极电路的输入电阻很小，最适合用来放大何种信号源的信号？2.动态指标②输入电阻③输出电阻3.三种组态的比较电压增益：输入电阻：输出电阻：数字电子技术数字电子技术第一章数字电路的基础知识§1.1数字电路的基础知识§1.2逻辑代数及运算规则§1.3逻辑函数的表示法§1.4逻辑函数的化简1.1.1数字信号和模拟信号电子电路中的信号模拟信号数字信号随时间连续变化的信号时间和幅度都是离散的§1.1数字电路的基础知识

模拟信号：tu正弦波信号t锯齿波信号u研究模拟信号时，我们注重电路输入、输出信号间的大小、相位关系。相应的电子电路就是模拟电路，包括交直流放大器、滤波器、信号发生器等。在模拟电路中，晶体管一般工作在放大状态。数字信号：数字信号产品数量的统计。数字表盘的读数。数字电路信号：tu研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的分析工具是逻辑代数，电路的功能用真值表、逻辑表达式或波形图表示。在数字电路中，三极管工作在开关状态下，即工作在饱和状态或截止状态。1.1.2数制（1）十进制：以十为基数的记数体制表示数的十个数码：1,2,3,4,5,6,7,8,9,0遵循逢十进一的规律157=一个十进制数数N可以表示成：若在数字电路中采用十进制，必须要有十个电路状态与十个记数码相对应。这样将在技术上带来许多困难，而且很不经济。（2）二进制：以二为基数的记数体制表示数的两个数码：0,1遵循逢二进一的规律（1001)B==(9)D优缺点用电路的两个状态---开关来表示二进制数，数码的存储和传输简单、可靠。位数较多，使用不便；不合人们的习惯，输入时将十进制转换成二进制，运算结果输出时再转换成十进制数。（3）十六进制和八进制：十六进制记数码：1,2,3,4,5,6,7,8,9,A(10),B(11),C(12),D(13),E(14),F(15)(4E6)H=4162+14161+6160=(1254)D十六进制与二进制之间的转换：(0101

1001)B=[027+126+025+124+123+022+021+120]B=[(023+122+021+120)161+(123+022+021+120)160]B=(59)H每四位2进制数对应一位16进制数十六进制与二进制之间的转换：(10011100101101001000)B=从末位开始

四位一组(1001

11001011

0100

1000)B=()H84BC9=(9CB48)H八进制与二进制之间的转换：(10011100101101001000)B=从末位开始三位一组(10011

100101

101001

000)B=()O01554=(2345510)O32十进制与二进制之间的转换，可以用二除十进制数，余数是二进制数的第0位，然后依次用二除所得的商，余数依次是K1、K2、……。转换方法（4）十进制与二进制之间的转换：225余1K0122余0K162余0K232余1K312余1K40转换过程：(25)D=(11001)B用四位二进制数表示0~9十个数码，即为BCD码。四位二进制数最多可以有16种不同组合，不同的组合便形成了一种编码。主要有：8421码、5421码、2421码、余3码等。数字电路中编码的方式很多，常用的主要是二—十进制码（BCD码）。BCD------Binary-Coded-Decimal1.1.3BCD码在BCD码中，十进制数(N)D

与二进制编码(K3K2K1K0)B的关系可以表示为：(N)D=W3K3+W2K2+W1K1+W0K0W3~W0为二进制各位的权重所谓的8421码，就是指各位的权重是8,4,2,1。000000010010001101100111100010011010101111011110111101011100010001236789101113141551240123578964012356789403456782910123678549二进制数自然码8421码2421码5421码余三码1.2.1逻辑代数与基本逻辑关系在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义，这里的0和1只表示两个对立的逻辑状态，如电位的低高（0表示低电位，1表示高电位）、开关的开合等。§1.2逻辑代数及运算规则（1）“与”逻辑A、B、C条件都具备时，事件F才发生。EFABC&ABCF逻辑符号基本逻辑关系：F=A•B•C逻辑式逻辑乘法逻辑与AFBC00001000010011000010101001101111真值表（2）“或”逻辑A、B、C只有一个条件具备时，事件F就发生。1ABCF逻辑符号AEFBCF=A+B+C逻辑式逻辑加法逻辑或AFBC00001001010111010011101101111111真值表（3）“非”逻辑A条件具备时，事件F不发生；A不具备时，事件F发生。逻辑符号AEFRAF逻辑式逻辑非逻辑反真值表AF0110（4）几种常用的逻辑关系逻辑“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。与非：条件A、B、C都具备，则F不发生。&ABCF或非：条件A、B、C任一具备，则F不发生。1ABCF异或：条件A、B有一个具备，另一个不具备则F发生。=1ABCF（5）几种基本的逻辑运算从三种基本的逻辑关系出发，我们可以得到以下逻辑运算结果：0•0=0•1=1•0=01•1=10+0=00+1=1+0=1+1=11.2.2逻辑代数的基本定律一、基本运算规则A+0=AA+1=1A·0=0·A=0A·1=A二、基本代数规律交换律结合律分配律A+B=B+AA•B=B•AA+(B+C)=(A+B)+C=(A+C)+BA•(B•C)=(A•B)•CA(B+C)=A•B+A•CA+B•C=(A+B)(A+C)普通代数不适用!三、吸收规则1.原变量的吸收：A+AB=A证明：A+AB=A(1+B)=A•1=A利用运算规则可以对逻辑式进行化简。例如：被吸收2.反变量的吸收：证明：例如：DCBCADCBCAA++=++被吸收3.混合变量的吸收：证明：例如：1吸收吸收4.反演定理：可以用列真值表的方法证明：1.3.1真值表：将输入、输出的所有可能状态一一对应地列出。设A、B、C为输入变量，F为输出变量。

§1.3逻辑函数的表示法

1.3.2逻辑函数式把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式，即逻辑代数式，又称为逻辑函数式，通常采用“与或”的形式。比如：若表达式的乘积项中包含了所有输入变量的原变量或反变量，则这一项称为最小项，上式中每一项都是最小项。若两个最小项中只有一个变量以原、反状态相区别，则称它们为逻辑相邻。逻辑相邻逻辑相邻的项可以合并，消去一个因子1.3.3卡诺图：将n个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相临的最小项放在相临的几何位置上，所得到的阵列图就是n变量的卡诺图。卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的上方和左方。AB0101ABC0001111001两变量卡诺图三变量卡诺图ABCD0001111000011110四变量卡诺图单元编号0010，对应于最小项：ABCD=0100时函数取值函数取0、1均可，称为无所谓状态（或任意状态）。只有一项不同有时为了方便，用二进制对应的十进制表示单元编号。ABC0001111001F(A,B,C)=(1,2,4,7)1,2,4,7单元取1，其它取0ABCD00011110000111101.3.4逻辑图：把相应的逻辑关系用逻辑符号和连线表示出来。&AB&CD1FF=AB+CD1.4.1利用逻辑代数的基本公式：例：反变量吸收提出AB=1提出A

§

1.4逻辑函数的化简例：反演配项被吸收被吸收AB=ACB=C?A+B=A+CB=C?请注意与普通代数的区别！1.4.2利用卡诺图化简：ABC0001111001ABC0001111001AB?ABC0001111001ABBCF=AB+BC化简过程：利用卡诺图化简的规则：（1）相临单元的个数是2N个，并组成矩形时，可以合并。ABCD0001111000011110ADABCD0001111000011110不是矩形（2）先找面积尽量大的组合进行化简，可以减少更多的因子。（3）各最小项可以重复使用。（4）注意利用无所谓状态，可以使结果大大简化。（5）所有的1都被圈过后，化简结束。（6）化简后的逻辑式是各化简项的逻辑和。例：化简F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001111000011110A例：化简ABCD0001111000011110ABD例：已知真值表如图，用卡诺图化简。101状态未给出，即是无所谓状态。ABC0001111001化简时可以将无所谓状态当作1或0，目的是得到最简结果。认为是1AF=A第二章门电路§2.1概述§2.2分离元件门电路

§2.3TTL集成门电路§2.4其它类型的TTL门电路§2.5MOS门电路105门电路是用以实现逻辑关系的电子电路，与我们所讲过的基本逻辑关系相对应，门电路主要有：与门、或门、与非门、或非门、异或门等。在数字电路中，一般用高电平代表1、低点平代表0，即所谓的正逻辑系统。§2.1概述10ViVoKVccR只要能判断高低电平即可K开------Vo=1,输出高电平K合------Vo=0,输出低电平可用三极管代替R1R2AF+VccuAtuFt+Vcc0.3V三极管的开关特性：二极管与门FD1D2AB+12V设二极管的饱和压降为0.3伏。§2.2分立元件门电路

二极管或门FD1D2AB-12VR1DR2AF+12V+3V三极管非门嵌位二极管（三极管的饱和压降假设为0.3付）R1DR2F+12V+3V三极管非门D1D2AB+12V二极管与门与非门1.体积大、工作不可靠。2.需要不同电源。3.各种门的输入、输出电平不匹配。分立元件门电路的缺点2.3.1TTL与非门的基本原理与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、MOS管集成门电路等。§2.3TTL集成门电路TTL与非门的内部结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1.任一输入为低电平（0.3V）时“0”1V不足以让T2、T5导通三个PN结导通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC+5VFR4R2R13kR5T3T4T1b1c1ABC1.任一输入为低电平（0.3V）时“0”1Vuouo=5-uR2-ube3-ube43.4V高电平！2.输入全为高电平（3.4V）时“1”全导通电位被嵌在2.1V全反偏1V截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2.输入全为高电平（3.4V）时+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”饱和uF=0.3V一、电压传输特性2.3.2TTL与非门的特性和技术参数测试电路&+5Vuiu0u0(V)ui(V)123UOH(3.4V)UOL(0.3V)传输特性曲线u0(V)ui(V)123UOH“1”UOL(0.3V)阈值UT=1.4V理想的传输特性输出高电平输出低电平1.输出高电平UOH、输出低电平UOL

UOH2.4V

UOL

0.4V便认为合格。

典型值UOH=3.4VUOL

0.3V。2.阈值电压UTui<UT时，认为ui是低电平。ui>UT时，认为ui是高电平。UT=1.4V二、输入、输出负载特性&&？1.前后级之间电流的联系R1T1+5V前级输出为高电平时前级后级反偏前级流出电流IOH（拉电流）+5VR4R2R5T3T4前级输出为低电平时R1T1+5V前级后级流入前级的电流IOL

约1.4mA(灌电流)+5VR2R13kT2R3T1T5b1c1灌电流的计算饱和关于电流的技术参数2.扇出系数与门电路输出驱动同类门的个数+5VR4R2R5T3T4T1前级T1T1IiH1IiH3IiH2IOH前级输出为高电平时例如：+5VR2R13kT2R3T1T5b1c1前级IOLIiL1IiL2IiL3前级输出为低电平时输出低电平时，流入前级的电流（灌电流）：输出高电平时，前级流出的电流（拉电流）：一般与非门的扇出系数为10。由于IOL、IOH的限制，每个门电路输出端所带门电路的个数，称为扇出系数。3.输入端通过电阻R接地的情况Rui输入端“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCR较小时R较小时，ui<UT

相当输入低电平，所以输出为高电平。Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCR增大RuiuiUT时，输入变高，输出变低电平。R临界=1.45KRui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1.悬空的输入端相当于接高电平。2.为了防止干扰，可将悬空的输入端接高电平。说明4.平均传输时间tuiotuoo50%50%tpd1tpd2平均传输时间2.4.1集电极开路的与非门（OC门）集电极悬空无T3,T4+5VFR2R13kT2R3T1T5b1c1ABCT3T4§2.4其它类型的TTL门电路&符号！应用时输出端要接一上拉负载电阻RLRLUCC+5VFR2R13kT2R3T1T5b1c1ABC1.OC门可以实现“线与”功能&&&UCCF1F2F3FF=F1F2F3RL输出级UCCRLT5T5T5FF=F1F2F3?任一导通F=0UCCRLF1F2F3F全部截止F=1F=F1F2F3?所以：F=F1F2F3UCCRLF1F2F3F2.负载电阻RL和电源UCC可以根据情况选择&J+30V220VJ如RL用继电器线圈（J）替代，可以实现对其它电路的控制。问题1.如何确定上拉电阻RL?（RL(max)

RL(min)）2.一般的TTL与非门能否线与？2.4.2三态门E---控制端+5VFR4R2R1T2R5R3T3T4T1T5ABDE01截止+5VFR4R2R1T2R5R3T3T4T1T5ABDE10导通截止截止高阻态+5VFR4R2R1T2R5R3T3T4T1T5ABDE&ABF符号功能表低电平起作用&ABF符号功能表高电平起作用０１０三态门主要作为TTL电路与总线间的接口电路用途：E1、E2、E3轮流接入高电平，将不同数据（A、B、C）分时送至总线。E1E2E3公用总线ABC第三章组合逻辑电路逻辑电路组合逻辑电路时序逻辑电路现时的输出仅取决于现时的输入除与现时输入有关外还与原状态有关§3.1概述1.由给定的逻辑图写出逻辑关系表达式。分析步骤：2.用逻辑代数或卡诺图对逻辑表达式进行化简。3.列出输入输出状态表并得出结论。电路结构输入输出之间的逻辑关系§3.2组合逻辑电路分析例：分析下图的逻辑功能。

&&&ABF真值表相同为“1”不同为“0”同或门=1例：分析下图的逻辑功能。

&&&&ABF真值表相同为“0”不同为“1”异或门=1例：分析下图的逻辑功能。

&2&3&4AMB1F=101被封锁11&2&3&4AMB1F=010被封锁1选通电路任务要求最简单的逻辑电路1.指定实际问题的逻辑含义，列出真值表，进而写出逻辑表达式。2.用逻辑代数或卡诺图对逻辑表达式进行化简。3.列出输入输出状态表并画出逻辑电路图。分析步骤：§3.3组合逻辑电路设计

例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为F，多数赞成时是“1”，否则是“0”。2.根据题意列出逻辑状态表。逻辑状态表3.画出卡诺图：用卡诺图化简ABC0001111001ABACBC4.根据逻辑表达式画出逻辑图。&1&&ABBCF&&&&ABCF若用与非门实现3.4.1编码器所谓编码就是赋予选定的一系列二进制代码以固定的含义。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。（1）二进制编码器将一系列信号状态编制成二进制代码。§3.4几种常用的组合逻辑组件

例：用与非门组成三位二进制编码器---八线-三线编码器设八个输入端为I1I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。真值表I1I2I3I4I5I6I7I8&&&F3F2F18-3译码器逻辑图（2）二---十进制编码器将十个状态（对应于十进制的十个代码）编制成BCD码。十个输入需要几位输出？四位输入：I0I9。输出：F3

F0列出状态表如下：状态表逻辑图略3.4.2译码器译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。（1）二进制译码器将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。译码器的输入：一组二进制代码译码器的输出：一组高低电平信号&&&&A1A02-4线译码器74LS139的内部线路输入控制端输出74LS139的功能表“—”表示低电平有效。74LS139管脚图一片139种含两个2-4译码器例：利用线译码器分时将采样数据送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线000全为1工作原理：（以A0A1=00为例）数据2-4线译码器ABCD三态门三态门三态门三态门总线脱离总线（2）显示译码器二-十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。显示器件：常用的是七段显示器件abcdefg显示器件：常用的是七段显示器件abcdfgabcdefg111111001100001101101e显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图消隐控制端功能表（简表）输入输出显示DABIag10XXXX0000000消隐8421码译码显示字型完整的功能表请参考相应的参考书。74LS49与七段显示器件的连接：bfacdegbfacdegBIDCBA+5V+5V74LS49是集电极开路，必须接上拉电阻74LS493.4.3加法器11011001+举例：A=1101,B=1001,计算A+B011010011加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。（1）半加器：半加运算不考虑从低位来的进位A---加数；B---被加数；S---本位和；C---进位。真值表真值表逻辑图半加器ABCS逻辑符号=1&ABSC（2）全加器：an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---进位。逻辑状态表见下页相加过程中，既考虑加数、被加数又考虑低位的进位位。半加和：所以：anbncn-1sncn全加器逻辑图逻辑符号半加器半加器1anbncnsncnScn-1

全加器SN74LS183的管脚图114SN74H831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND应用举例：用一片SN74LS183构成两位串行进位全加器。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C串行进位其它组件：SN74H83---四位串行进位全加器。SN74283---四位超前进位全加器。3.4.4数字比较器比较器的分类：（1）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比较两个数的大小。第一类的逻辑功能较简单，下面重点介绍第二类比较器。（1）一位数值比较器功能表ABA>BA<BA=B逻辑图逻辑符号A=B&&=1ABA<BA>B（2）多位数值比较器比较原则：A.先从高位比起,高位大的数值一定大。B.若高位相等,则再比较低位数,最终结果由低位的比较结果决定。请根据这个原则设计一下，每位的比较应包括几个输入、输出？A、B两个多位数的比较：AiBi两个本位数（A>B）i-1（A=B）i-1（A<B）i-1低位的比较结果（A>B）i（A=B）i（A<B）i比较结果向高位输出每个比较环节的功能表四位集成电路比较器74LS85A3B2A2A1B1A0B0B3B3(A<B)L(A=B)L(A>B)LA<BA=BA<BGNDA0B0B1A1A2B2A3UCC低位比较结果向高位输出(A<B)L(A=B)L(A>B)LA<BA=BA<B例：七位二进制数比较器。（采用两片85）（A>B）L（A<B）LA>BA=BA<BA5B5A4B400A6B6（A=B）L（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L?010?74LS8574LS85例：设计三个四位数的比较器，可以对A、B、C进行比较，能判断：（1）三个数是否相等。（2）若不相等，A数是最大还是最小。比较原则：先将A与B比较，然后A与C比较，若A=B

A=C，则A=B=C；若A>B

A>C，则A最大；若A<BA<C，则A最小。可以用两片74LS85实现。（A>B）L（A<B）LA>BA=BA<BC1C0C3C2（A=B）L（A>B）L（A<B）LA>BA=BA<BB1B0B3B2（A=B）L11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A2A=B=C&&A最大A最小&3.4.5数据选择器从一组数据中选择一路信号进行传输的电路，称为数据选择器。A0A1D3D2D1D0W控制信号输入信号输出信号数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。从n个数据中选择一路传输，称为一位数据选择器。从m组数据中各选择一路传输，称为m位数据选择器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号四二选一选择器四选一集成数据选择器74LS153功能表控制端八选一集成数据选择器74LS151功能表用两片74LS151构成十六选一数据选择器•••D0D7•••A0A1A2•••D0D7•••A0A1A2&A0A2A2A3D8D15D0D7=0D0D7=1D0D7用两片74LS151构成十六选一数据选择器•••D0D7•••A0A1A2•••D0D7•••A0A1A2&A0A2A2A3D8D15D0D7=1D8D15=1D8D15中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。用中规模组件设计逻辑电路，可以减少连线、提高可靠性。下面介绍用选择器和译码器设计组合逻辑电路的方法。§3.5利用中规模组件设计组合电路分析（1）用数据选择器设计逻辑电路四选一选择器功能表类似三变量函数的表达式！例：利用四选一选择器实现如下逻辑函数。与四选一选择器输出的逻辑式比较可以令：变换D0D1D2D3A0A1WAGRY“1”接线图74LS153（2）用线译码器设计多输出逻辑电路从功能表可知：二—四译码器功能表例：用2-4线译码器产生一组多输出函数。参考上页的逻辑式可知接线图&&Z2Z1第四章触发器触发器触发器输出有两种可能的状态：0、1；输出状态不只与现时的输入有关，还与原来的输出状态有关；触发器是有记忆功能的逻辑部件。按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。§4.1概述

&a&b反馈两个输入端两个输出端§4.2触发器的基本形式&a&b输入RD=0,SD=1时若原状态：11001010输出仍保持：&a&b输入RD=0,SD=1时若原状态：01111010输出变为：输入RD=1,SD=0时若原状态：10101011