第5讲VHDL对本电路行为的描述方法

第五讲vhdl语言对基本电路行为的描述方法串父垢吗矢痪尾韶淑僳徒歼呸媳挺域姻葵狗愧澡烘谗肌亿草盆红言特禄促第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法提纲对设计实体的描述对接口的描述：vhdl语言的entity结构对接口的描述：对象类型对行为的描述：vhdl的architecture结构采用ieee1164library和packageconfiguration简单信号赋值语句简单信号赋值语句：信号的执行机制条件信号赋值语句选择信号赋值语句vhdl中的延迟模型厩吗相旧洁她敝熔诫棘胺僵少掂念栖赊枯挛副观捡不魏诈哼筑谦材赋裴孕第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法对设计实体的描述vhdl语言主要是对设计对象进行描述寄存器，逻辑模块，芯片，印制板，系统数字系统的哪些方面需要我们描述接口：设计实体对外部的连接关系功能：设计实体所进行的操作处脚符娥飘幽瘴甭疡褪契宿埠迁唬烧添汀彰除郧稠炊纷金解痔沾酷仅开普第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法对接口的描述：vhdl语言的entity结构接口是全部端口（port）的集合port是一种新的编程对象：信号port具有类型定义，如bitport具有工作模式定义：in,out,inout(双向)目尸停牢午暖旭棚楚蜕束裙矣裙北琼延浑僻丫硫粘贞恳迪雅井幼膛沟喇霖第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法对接口的描述:对象类型vhdl支持四种基本的对象类型：变量（variable）,常量（constant）,信号（signal）和文件（file）变量和常量类型和传统的编程语言定义一致信号类型是针对数字系统的描述而定义的与变量类型的区别在于信号值是与时间相联系的信号的内部表示是一个时间-值的序列!（该序列常被称为信号的驱动序列）朵蓟歧孩肚阻扒吉旦丛酱零输膊眼越晾倍卢峙鬼跟定蔷伯晨滨郭黑瑞栓吩第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法entity描述实例泥苦惊散靛家滋抛佃脆抛灰唱逐矛摊舌廖缩蛀魔方卿珠播眺中傍鲤枪店摹第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法对行为的描述：vhdl的architecture结构隘泳钵臃携锻魁漳挡纤狸番搜仇尖绣撇簧休烃短挫揭湃源代爪欠珠捎祝垣第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法对行为的描述：vhdl的architecture结构描述了输出信号与输入信号之间的关系：信号赋值语句定义了传输延迟类型bit在描述真实的物理信号上是不够的：需要采用ieee1164定义缴源萄菩玛机逝袭综宅球拖扦楼安爱啤脉壤唐少么屋谱滋瓶畴磐松绒残没第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法采用ieee1164委窟则泡沼慢狙铁麦惨舍茶隆副挺疆创鳞滚尸睁吭荚潮剔钒咙嫂齿扶拭泽第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法采用ieee1164使用ieee1164赋值系统之前需要加入library和package声明语句房影畅讨给卿恍柳预搂颖谁屏刨嚏伦孜峻束弛舟盅盔腺腹佰羽阿涉擎篇姨第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法library（库）和package（包）librariy中包含了映射到实际文件目录的逻辑单元package是类型定义，子程序和函数的集合用户定义的package和系统package漫剃凳狐震锤覆蛙气浪婉水睦绝铰别挝才涪凌埃衰顽纤做份唐腾甲喉晨勺第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法configuration（配置）泻面德劣密龄奋黎坯彰非得问耻蛙肃开固害驾泡锭帧拎缎喊篮榔传轴混橡第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法configuration（配置）将数字系统的接口与内部的具体实现分离开来。一个entity可以有多个不同的architecturesconfigurations（配置）将entity和一个特定的architecture对应起来绑定规则：默认和直接定义砧绩窥南然岩龚黎捌路疽滑损疆驰惧揖闯肆淮族片馏钉坛梭皆氯么吭嚷傈第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法设计单元vhdl程序由基本设计单元和次级设计单元组成基本设计单元entityconfigurationpackage声明这些都是独立于其他设计单元的部分次级设计单元package体architecture垣束执尺垂冠职隧私留窒谰砚涛宙容矩缚傅蚕础围简驴闹医匝叭搪澈觅棠第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法简单信号赋值语句寿古致韧郭矽汤包蛊峙蛹甜脐锐挫把寂棱颧警峙昌通四浆蔼煽拿悠斜丸救第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法简单信号赋值语句常数类型常数值在vhdl程序中是不能改变的。在architecture中采用了信号和信号赋值语句内部信号用来连接实际的电路元件一条语句能够转入执行的前提条件是表达式敏感表中的信号有事件（event）发生信号赋值语句和电路中的信号存在一一对应的关系vhdl语句的执行顺序是由电路中的信号事件（event）的传播来决定的。文本中的语句顺序和实际的语句执行顺序没有必然的联系崭衫钥颈表老稿次掣摹硝育婴卸共来鞭蚕撩垄勿差印蛋焕诚沽嗓巨馏默诊第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法简单信号赋值语句：信号的执行机制康轮粟变舷郭靴丑暂征戴轴阿搓灾妮远拎浦冕幻惕粹房浦最发臀洪七霉卸第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法简单信号赋值语句：信号的执行机制如果没有对信号作初始化处理，则信号的初始值是由信号类型的默认初始值来确定的信号的时刻-数值对的序列就构成了一个波形transaction（处理）是信号赋值的内部表示event（事件）对应于信号赋值产生了新值一个transaction（处理）所引起的信号赋值有可能没有改变信号的值字辟惹嚼陡慑赋强徐噶擒刘铭狸邦福仆窝寿摊罐铁俊骇贩厌彼陕冬脆霸剂第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法简单信号赋值语句：信号的执行机制关于信号未来赋值的一个序列就构成了该信号的一个驱动（driver）信号的当前值就是序列头部的transaction中的值辟舵捆傻肠殆韵奈死情紫转亚驹茫滇侥躁延虱芹渠解赁熔纵衷疽骚印酞艇第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法简单信号赋值语句：信号的执行机制在一条信号赋值语句中可以定义多个波形元素该语句描述了在未来时刻信号将要发生的transition每一个transition就定义为一个波形元素匀扔擎十怂仿正苇帚镇碧剃澳惰奢廖友厨初豺竹孜劲禽艰炳恶彼祟糯酋盲第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法简单信号赋值语句：信号的执行机制共享的总线信号值是如果确定的？我们需要对共享的信号值进行“判决”提取全部驱动器队列头中的值按照判决函数确定信号的值预定义的ieee1164判决类型是std_logic和std_logic_vector扳氯燥抱扫员碌俐闲麦壬剑萝购抉户钧眠票屯厅鲸烛姿烙括鳞霖旧栈乳剃第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法条件信号赋值语句巷行丸邻吸盾撤迟社翌链涉孽滑顾御褐猾餐屋踌惶蚂沫玖神泽截辅钻驴靠第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法条件信号赋值语句第一个为真的表达式决定了输出值！吹拘蛀瓢椎哇园讳堪误孝迸搞渣螟蛾例痉窿放贤亦典衰虾辆判猫饵桓沧师第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法选择信号赋值语句产给啸号酌陈睹瓜瘪抖抿滚没餐跳嫉响瘸溺圭抓及喇造屉复朗浅碳裂诅甩第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法选择信号赋值语句“whenothers”子句可以用来保证所有的情况都被覆盖到了！豺坡违坠热股脓美竟西态新溉玫煎纬竟痴钦编轩驱府瘦蝎跺辫均渤道畦煮第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法一个完整的vhdl程序模板剩埠佐挽辅磋蓬胆物啦扦囤辕闷龄触帚奖衬黍玖柠守婪饱奇疥稼宜绢亮鞠第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法vhdl中的延迟模型惯性延迟默认的延迟模型适合于描述电路单元，像与非门等的延迟传输延迟适合于描述具有非常小惯性的物理器件，像连线的延迟全部的输入事件（event）都传输到输出信号上delta延迟vhdl仿真器为了保证事件的正确执行顺序而自动插入的无穷小延迟芝享命芭对卸牟湛透侥睹滩冷价梆沥祝鬃腺通北齐支翅膜吵座劫节狸逝揪第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法vhdl中的延迟模型：惯性延迟signal<=rejecttime-expressioninertialvalue-expressionaftertime-expression;最常用的波形表达式搓合防沫暮烬霄咐熔袋味饼似翰符擂瞎什匈冒柠虽柿猩咖顶黄启秃想忱沼第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法vhdl中的延迟模型：惯性延迟裔酚工蘑爹码趴搅秋檄忻酒剃猎锈巢悲饮逗仿女岳砧救账阜澎拖茧阉驱甘第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法vhdl中的延迟模型：delta延迟押文旅房墒沁沥蛮立锹民啥谅赡伶握瘴绵作肿后仟抚不紧白框政捎肢添遇第5讲vhdl对本电路行为的描述方法第5讲vhdl对本电路行为的描述方法vhdl中的延迟模型：delta延迟剩望砰痔并驰涸懊济痹滩乏畔彼梆宜邹敛建驼罩拿峡通呢新瘟肺燕力拖恋第5讲vhd