微机总线技术与总线标准

第4章总线技术与总线标准4学时1第4章总线技术与总线标准（4课时）4.1总线技术（掌握）总线技术概述总线仲裁总线操作与时序4.2总线标准（理解）片内AMBA总线PCI系统总线异步串行通信总线24.1总线技术总线是计算机系统中的信息传输通道，由系统中各个部件所共享。总线的特点在于公用性，总线由多条通信线路（线缆）组成计算机系统通常包含不同种类的总线，在不同层次上为计算机组件之间提供通信通路采用总线的原因:非总线结构的N个设备的互联线组数为N*(N-1)/2非总线结构的M发N收设备间的互联线组数为M*N采用总线的优势减少部件间连线的数量扩展性好，便于构建系统便于产品更新换代3总线要素线路介质种类：有线（电缆、光缆）、无线（电磁波）特性

原始数据传输率带宽对噪声的敏感性：内部或外部干扰对失真的敏感性：信号和传输介质之间的互相作用引起对衰减的敏感性：信号通过传输介质时的功率损耗总线协议总线信号：有效电平、传输方向/速率/格式等电气性能机械性能总线时序：规定通信双方的联络方式总线仲裁：规定解决总线冲突的方式如接口尺寸、形状等其它：如差错控制等4总线协议组件5总线分类按所处位置(数据传送范围)片内总线芯片总线（片间总线、元件级总线）系统内总线（插板级总线）系统外总线（通信总线）非通用总线（与具体芯片有关）通用标准总线地址总线控制总线按总线功能数据总线并行总线串行总线按数据格式按时序关系(握手方式)同步异步半同步同步异步6④外部总线、(系统)外总线如并口、串口③系统总线、(系统)内总线如ISA、PCI②片(间)总线三总线形式①片内总线单总线形式计算机系统的四层总线结构运算器寄存器控制器CPU存储芯片I/O芯片主板扩展接口板扩展接口板计算机系统其他计算机系统其他仪器系统7总线的组织形式组织形式：单总线、双总线，多级总线单总线特征：存储器和I/O分时使用同一总线优点：结构简单，成本低廉，易于扩充缺点：带宽有限，传输率不高（可能造成物理长度过长）8双总线特征：存储总线+I/O总线优点：提高了总线带宽和数据传输速率，克服单总线共享的限制，以及存储/IO访问速度不一致而对总线的要求也不同的矛盾缺点：CPU繁忙9多级总线特征：高速外设和低速外设分开使用不同的总线优点：高效，进一步提高系统的传输带宽和数据传输速率缺点：复杂10微机的的典型型多级级总线线结构构存储总总线高速IO总线低速IO总线1112微机系统中中的内总线线（插板级级总线）13微机系统中中的外总线线（通信总总线）14总线分类按所处位置(数据传送范范围)片内总线芯片总线（片间总线线、元件级级总线）系统内总线线（插板级总总线）系统外总线线（通信总线线）非通用总线线（与具体体芯片有关关）通用标准总总线地址总线控制总线按总线功能数据总线并行总线串行总线按数据格式按时序关系(握手方式)同步异步半同步同步异步15三总线MPURAMROMI/O接口外设ABDBCB哈佛体系结结构DSP程序数据I/O接口外设程序地址数据读地址数据写地址程序读总线数据读总线程序/数据写数据程序冯•诺依曼体系系结构16典型的控制制信号总线的控制制信号存储器写信信号存储器读信信号I/O写信号I/O读信号总线请求信信号总线授予信信号中断请求信信号中断应答信信号时钟信号复位信号17总线隔离与与驱动不操作时把把功能部件件与总线隔隔离同一时刻只只能有一个个部件发送送数据到总总线上提供驱动能能力数据发送方方必须提供供足够的电电流以驱动动多个部件件提供锁存能能力具有信息缓缓存和信息息分离能力力18总线电路中中常用器件件三态总线驱驱动器驱动、隔离离单向、双向向A0B08286OETA1A2A3A5A4A6A7B1B2B3B5B4B6B719锁存器信息缓存（（有时也具具有驱动能能力）信息分离（（地址与数数据分离））STBDI0DI1直通保持高阻DO0DO1DO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0OE20微机系统的的三总线结结构21最小模式总总线连接22

M/IO高M低IOCLKT1T2T3T4A15~0ALEA19~A16/S6~S3S6~S3A19~A16AD15~AD0

A15~0D15~0CPU读存储器/IO的时序图RDDT/RDEN23

M/IO高M低IOCLKT1T2T3T4A15~0ALEA19~A16/S6~S3S6~S3A19~A16AD15~AD0

A15~0D15~0CPU读存储器/IO的时序图RDDT/RDEN24微机系统三三总线地＋5V读写控制读写控制读写控制CSH奇地址存储体8284时钟发生器RESETREADYCBD7~D0D15~D8DBCSL偶地址存储体CSI/O接口ABA0A1~A19BHE

STBOE8282锁存器CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16AD15-AD0DENDT/RTOE8286

收发器AD15~AD025单CPU系系统8086读操作作

总线周周期时序26单CPU系系统8086写操作作

总线周周期时序2728比较读/写区别?总线的性能能指标总线时钟频率：总线上的的时钟信号号频率总线宽度：数据线、、地址线宽宽度总线速率：总线每秒秒所能传输输数据的最最大次数。。总线速率=总线时钟频频率/总线周期数数总线周期数数：总线传送送一次数据据所需的时时钟周期数数有些几个周周期才能传传输1个数据总线带宽：总线每秒秒传输的字字节数同步方式总线负载能能力29总线宽度总线宽度：：笼统地说说，就是总总线所设置置的通信线路（（线缆）的的数目。具体地说说，就是总总线内设置置用于传送送数据信号的的数目为数据总线线宽度，用用于传输地址信号的的数目为地址总线线宽度，如如8位、16位、32位、64位等数据总线宽宽度在很大程度度上决定了了计算机总总线的性能能地址总线宽宽度则决定了系系统的寻址址能力30总线带宽总线带宽宽(busbandwidth)表示单位位时间内内总线能能传送的的最大数数据量（（bps/Bps）用“总线速率率×总线位宽宽/8=时钟频率率×总线位宽宽/(8×总线周期期数)”表示总线位宽宽：数据信号号线的数数目，同同一时刻刻传输的的数据位位数总线复用用；成本本、串扰扰；时钟频率率总线偏离离（skew）、兼容容性31例CPU的前端总总线(FSB)频率为400MHz或800MHz，总线周周期数为为1/4(即1个时钟周周期传送送4次数据)，位宽为为64bit则FSB的带宽为为400×64/(8×1/4)=1.28GB/s或800×64/(8×1/4)=2.56GB/sPCI总线的频频率为33.3MHz，位宽为为32位或64位，总线线周期数数为1则PCI总线的带带宽为：：33.3×32/8=133MB/s或33.3×64/8=266MB/s324.1.2总线仲裁裁总线仲裁裁(arbitration)也称为总总线判决决，根据据连接到到总线上上的各功功能模块块所承担担任务的的轻重缓缓急，预预先或动动态地赋赋予它们们不同的的使用总总线的优优先级，，当有多个模块块同时请请求使用用总线时，总线线仲裁电电路选出出当前优优先级最最高的那那个，并并赋予总总线控制制权其目的是是合理地地控制和和管理系系统中多个主设设备的总总线请求求，以避免免总线冲冲突分布式(对等式)仲裁控制逻辑辑分散在在连接于于总线上上的各个个部件或或设备中中协议复杂杂且昂贵贵，效率率高集中式(主从式)仲裁采用专门门的控制制器或仲仲裁器总线控制制器或仲仲裁器可可以是独独立的模模块或集集成在CPU中协议简单单而有效效，但总总体系统统性能较较低33特点：各各主控模模块共用用请求信号号线和忙忙信号线线，其优先先级别由由其在链链式允许许信号线线上的位位置决定定；优点：具具有较好好的灵活活性和可可扩充性性；缺点：主主控模块块数目较多时，总线线请求响响应的速度较慢慢；菊花链（（串行））总线仲仲裁主控模块块1主控模模块2主控模块块N允许BG请求BR忙BB总线仲裁裁器……34三线菊花花链仲裁原理理任一主控控器Ci发出总线线请求时，使BR＝1任一主控控器Ci占用总线线，使BB＝1，禁止BG输出主控器Ci没发请求求(BRi=0)，却收到到BG(BGINi＝l)，则将BG向后传递递(BGOUTi＝l)当BR＝1，BB＝0时，仲裁裁器发出出BG信号。此此时，BG＝1，如果仲仲裁器本本身也是是一个主主控器，，如微处处理器，，则在发发出BG之前BB＝0时，它可可以占用用一个或或几个总总线周期期若Ci同时满足足：本地请请求(BRi=1)；BB=0；检测到BGINi端出现了了上升沿沿。接管总线线。Ci接管总线线后，BG信号不再再后传，即BGOUTi＝035主控模块1主控模块2主控模块N允许BG请求BR忙BB总线仲裁器……各主控器器有独立的总线请求求BR、总线允许许BG，互不影影响总线仲裁裁器直接识别别所有设备备的请求求，并向向选中的的设备Ci发BGi特点：各各主控模模块有独独立的请请求信号号线和允允许信号号线，其其优先级级别由总总线仲裁裁器内部部模块判判定；优点：总总线请求求响应的的速度快快；缺点：扩扩充性较较差；并行仲裁裁总线仲裁器C1C2Cn总线…BR1BG1BR2BG2BRnBGn…BBBCLK（总线时钟）36串并行二二维仲裁裁从下一设设备主模块1主模块2主模块3允许BG请求BR忙BB总线仲裁裁器……主模块4到下一设设备综合了前前两种仲仲裁方式式的优点点和缺点点37分布式总总线仲裁裁方式总线上各各个设备备都有总总线仲裁裁模块当任何一一个设备备申请总总线，置置“总线线忙”状状态，以以阻止其其他设备备同时请请求INOUT主设备1INOUT主设备2INOUT主设备3INOUT主设备4INOUT主设备5总线请求总线忙+5V仲裁线总线384.1.3总线操作作与时序序总线操作作：计算机机系统中中，通过过总线进进行信息息交换的的过程称称为总线线操作总线周期期：总线设设备完成成一次完完整信息息交换的的时间读/写存储器器周期读/写IO口周期DMA周期中断周期期多主控制制器系统，总总线操作作周期一一般分为为四个阶段段总线请求求及仲裁裁阶段、、寻址阶阶段、传传数阶段段和结束束阶段单个主控控制器系统，则则只需要要寻址和和传数两两个阶段段39总线主控控制器的的作用总线系统的资资源分配与管管理提供总线定时时信号脉冲负责总线使用用权的仲裁不同总线协议议的转换和不不同总线间数数据传输的缓缓冲40总线时序总线时序是指总线事件件的协调方式式，以实现可可靠的寻址和和数据传送总线时序类型型同步：所有设备都都采用一个统统一的时钟信信号来协调收收发双方的定定时关系异步：依靠传送双双方互相制约约的握手(handshake)信号来实现定定时控制半同步：具有同步总总线的高速度度和异步总线线的适应性41同步并行总线线时序特点系统使用同一时钟信号号控制各模块完完成数据传输输一般一次读写操作作可在一个时时钟周期内完完成，时钟前前、后沿分别别指明总线操操作周期的开开始和结束地址、数据及及读/写等控制信号号可在时钟沿沿处改变优点：电路设计简单单，总线带宽宽大，数据传传输速率快缺点：时钟以最慢速速设备为准，，高速设备性性能将受到影影响同步时钟地址信号数据信号控制信号延时42异步并行总线线时序特点：系统中中可以没有统一的时时钟源，模块之间依依靠各种联络络（握手）信信号进行通信信，以确定下下一步的动作作优点：全互锁方式可可靠性高，适适应性强缺点：控制复杂，交交互的联络过过程会影响系系统工作速度度地址信号数据信号主设备联络信号从设备联络信号①③②①准备好接收（M发送地址信号号）③已收到数据（M撤销地址信号号）④④完成一次传送送（S撤销数据信号号）②已送出数据（S发送数据信号号）43半同步并行总总线时序特点：同时使使用主模块的的时钟信号和从模块的联络信号优点：兼有同步总线线的速度和异异步总线的可可靠性与适应应性Ready信号可作为慢慢速设备的异异步联络信号号CLK信号作为快速速设备的同步步时钟信号444.2总总线标准总线标准包括括：逻辑规范：逻逻辑信号电平平时序规范电气规范机械规范通信协议454.2.1SoC的片内总线片上总线特点点简单高效结构简单：占占用较少的逻逻辑单元时序简单：提提供较高的速速度接口简单：降降低IP核连接的复杂杂性灵活，具有可可复用性地址/数据宽度可变、互联结构可变、仲裁机制可变功耗低信号尽量不变变、单向信号线功耗低、时序序简单片内总线标准准ARM的AMBA、IBM的CoreConnectSilicore的Wishbone、Altera的Avalon46ARM的AMBA:AdvancedMicrocontrollerBusArchitecture先进高性能总线AHB（AdvancedHigh-performanceBus））适用于高性能能和高吞吐设设备之间的连连接，如CPU、片上存储器、、DMA设备、DSP等先进系统总线ASB（AdvancedSystemBus）适用于高性能能系统模块。。与AHB的主要不同是是读写数据采采用了一条双双向数据总线线先进外设总线APB（AdvancedPeripheralBus）适用于低功耗耗外部设备，，经优化减少少了功耗和接接口复杂度适合较复杂的的应用，需要要遵守较简单单的操作协议议；拥有众多多的第三方支支持47AMBA总线线48AMBA2.0总线结构图高性能ARM核高性能片上RAM高性能DMAC核高带宽片外存存储器接口桥键盘UARTTimerPIOAHBorASBAPB49IBMCoreConnect处理器局部总线PLB（ProcessorLocalBus）高带宽、低延延迟、高性能能连接高速CPU核、高速MEM控制器、高速速DMAC等高性能设备备片内的外设总线OPB（On-chipPeripheralBus）连接低性能设设备，减少其其对PLB的性能影响通过OPB桥实现PLB主设备和OPB从设备的数据据传输设备控制寄存器总总线DCR（DeviceControlRegister）用于配置PLB设备和OPB设备的状态寄寄存器和控制制寄存器减轻PLB总线在低性能能状态下的负负荷方案完整，但但一般用于高高性能系统设设计中（如工工作站），不不太适合简单单的嵌入式系系统应用50CoreConnect总线结构框图图EmbeddedSystem高性能CPU核高速存储器仲裁DMAC核外部总线结构构接口OPB桥KeyboardUARTTimerPIOPLBOPBDCR51Silicore的Wishbone定义了一条高高速总线的信号和总线周周期。在复杂系统统中可采用两两条Wishbone总线分别连接接高速和低速速设备，两条条总线之间的的接口简单提供了4种互连方式：两个IP核的点到点连连接；多个串串行IP核的数据流连连接；多个IP核的共享总线线连接、高吞吞吐量的交叉叉开关完全免费，开开发性强；结结构简单、互互连灵活；通通常应用于简简单的嵌入式式控制器和一一些高速系统统中，但对高高性能系统的的支持不够52Altera的Avalon主要用于Altera公司的NIOS软核系统中实现SOPC规定了主设备和从设设备之间进行连接接的端口和通通信时序，配配置简单，可可由EDA工具（SOPCBuilder）快速生成采用从设备仲裁技术，允许多多个主设备真真正同步操作作，优化了数数据流，提高高了系统的吞吐量53Avalon的交换式总线线结构54AMBA总线AMBA总线规范是由由ARM公司推出的一一种用于高性性能嵌入式微微处理器设计计的片上总线线标准，由于于AMBA总线的开放性性和其本身的的高性能，以以及由于ARM处理器的广泛泛应用，AMBA已成为SOC设计中使用最最广泛的总线线标准。目前AMBA总线规范的版版本为3.0，它定义了三三组不同的总总线：AMBA高性能总线AHB，AMBA高性能系统总总线ASB和AMBA高性能外设总总线APB。AHB作为高性能的的系统中枢总总线驱动速度度较快的设备备，支持突发发模式的数据据传送和事务务分隔，并支支持流水线操操作。APB则是作为传送送速度较低的的外围设备总总线，驱动速速度较慢的设设备。55ARM处理器核宽带片上RAMDMA控制器宽带外部RAM接口桥UARTPIO定时器键盘控制器AHB或ASB总线APB总线AHB的特性：单个时钟边边沿操作；；非三态的实实现方式；；支持突发传传输；支持分段传传输；支持多个主主控制器（（最多16个模块）；；可配置32位～128位总线宽度度；支持字节、、半字和字字的传输。。典型的AMBA构架56AHB总线的接口口信号AHB系统由主模模块(Master)、从模块(Slave)和基础结构构(Infrastructure)3部分组成，，整个AHB总线上的传传输都是由由主模块发发出，由从从模块负责责回应。基基础结构则则由仲裁器器(arbiter)、主模块到到从模块的的多路器、、从模块到到主模块的的多路器、译码器、、虚拟从模模块、虚拟拟主模块等等组成。AHB总线的接口口信号时钟信号仲裁信号地址信号控制信号写数据读数据响应信号除了时钟与与仲裁信号号之外，其其余的信号号皆通过多多路器传送送。57AHB总线的互连连58AHB总线主模块块接口59AHB总线从模块块接口60AHB总线仲裁器器接口61AHB基本传输在AHB总线上，一一次完整的的传输可以以分成两个个阶段：地地址传送阶阶段与数据据传送阶段段。地址传传送阶段传传送的是地地址与控制制信号，这这个阶段只只持续一个个时钟周期期，在HCLK的上升沿数数据有效，，所有的从从模块都在在这个上升升沿采样地地址信息。。数据传送阶阶段传送的的是读或写写的数据和和响应信号号，这一阶阶段可以持持续一个或或几个时钟钟周期。当当数据传送送无法在一一个时钟周周期完成时时，可以通通过HREADY信号来延长长数据传送送周期，HREADY信号为低电电平时，表表示传输尚尚未结束，，于是就在在数据传送送阶段中加加入等待周周期，直到到HREADY信号为高电电平为止。。62AHB基本传输过过程63AHB总线流水线线操64APB总线APB从单元的接接口信号APB主要用于低带宽的周边外设之间的连接在APB里面唯一的的主模块就就是与AHB总线相接的的APB桥。65APB传输APB上的状态图图66APB写传输时序序图67APB读传输时序序图68APB桥选择信号系统总线从模块接口口APB桥是在AMBAAPB上唯一的总总线主模块。。另外，APB桥也是在更更高层次系统统总线上的一一个从模块。。桥单元把系系统总线传输输转化为APB总线传输。69APB桥的传输过过程70锁存地址并并在整个传传输过程中中保持其有有效，直到到数据传送送完成。地址译码并并且生成一一个外部选选择信号PSELx，在一次传传输期间只只有一个选选择信号有有效.写传送时驱驱动数据到到APB总线上。读传时驱动动APB数据到系统统总线上。。为传送触发发使能信号号PENABLE，使其有效效。APB桥的的功能71总线设计要要素信号线类型型专用信号线线复用信号线线总线仲裁方方法集中仲裁分布仲裁总线定时方方法同步异步总线宽度地址总线宽宽度数据总线宽宽度数据传输类类型读/写/读-修改-写/写后读/块传输（联联系传输））724.2.2PCI总线PeripheralComponentInterconnect，外部设备备互连总线线，在CPU与外设之间间提供了一一条独立的的数据通道道，使得每每种设备都都能直接与与CPU联系，支持持即插即用用PCI总线信号必备的PCI总线信号包包括地址信信号、数据据信号、接接口控制信信号、错误误报告信号号、仲裁信信号和系统统信号可选的PCI总线信号包包括64位总线扩展展信号、接接口控制信信号、中断断信号、Cache支持信号和和边界扫描描信号73PCI总线线架构PCI总线线是多层次次总线74PCI总线线插座示意意图根据电源电电压和位数数不同分为为4种长插槽188针，短插槽槽124针75PCI插槽槽实物照片片76PCI总线线信号77必备的PCI总线信信号地址和数据据信号AD[31:0]，双双向向三三态态C/BE[3:0]，双双向向三三态态，，低低有有效效PAR，奇奇偶偶校校验验信信号号，，双双向向三三态态接口口控控制制信信号号FRAME，帧帧周周期期信信号号，，低低电电平平有有效效IRDY，主主设设备备准准备备好好信信号号，，低低电电平平有有效效TRDY，从从设设备备准准备备好好信信号号，，低低电电平平有有效效STOP，从从设设备备要要求求主主设设备备停停止止当当前前数数据据传传输输，，低低电电平平有有效效IDSEL，初初始始化化设设备备选选择择，，输输入入DEVSEL，设设备备选选择择信信号号，，低低电电平平有有效效78必备备的的PCI总总线线信信号号（（续续））错误误报报告告信信号号PERR，报报告告数数据据奇奇偶偶检检验验错错，，低低电电平平有有效效SERR，系系统统出出错错信信号号，，低低电电平平有有效效仲裁裁信信号号REQ，总总线线占占用用请请求求信信号号，，双双向向三三态态，，低低有有效效GNT，总总线线占占用用允允许许信信号号，，双双向向单单台台，，低低有有效效系统统信信号号CLK：时时钟钟，，输输入入RST，复复位位，，输输入入79可选选的的PCI总总线线信信号号64位总总线线扩扩展展信信号号AD[64:32]，双双向向三三态态C/BE[7:4]，双双向向三三态态，，低低电电平平有有效效REQ64，64传输输请请求求，，低低电电平平有有效效ACK64，表表示示从从设设备备将将用用64位传传输输，，低低电电平平有有效效PAR64，奇奇偶偶双双字字节节校校验验，，双双向向三三态态，，低低电电平平有有效效接口口控控制制信信号号LOCK，锁锁定定信信号号，，低低电电平平有有效效中断断信信号号INTA/INTB/INTC/INTD，中中断断信信号号，，低低电电平平有有效效，，漏漏极极开开路路80可选选的的PCI总总线线信信号号（（续续））Cache支持持信信号号SBO，试试探探返返回回信信号号，，低低电电平平有有效效，，输输入入或或输输出出SDONE，表表示示命命中中一一个个缓缓冲冲行行，，输输入入或或输输出出。。有有效效时时，，表表明明探探测测完完成成，，无无效效时时，，表表明明探探测测结结果果仍仍未未确确定定边界界扫扫描描信信号号TDI，数数据据输输入入TDO，数数据据输输出出TCK，时时钟钟TMS，模模式式选选择择TRST，复复位位81PCI总总线线命命令令表表C/BE[3:2]

命令类型说明0000中断应答（中断识别）0001特殊周期0010I/O读（从I/O口地址中读数据）0011I/O写（向I/O口地址空间写数据）0100保留0101保留0110存储器读（从内存空间映像中读数据）0111存储器写（从内存空间映像中写数据）1000保留1001保留1010配置读1011配置写1100存储器多行读1101双地址周期1110存储器读一行1111存储器写并无效[m1]这个个也也是是多多了了冒冒号号82PCI总总线线读读时时序序突发发读读时时序序，，可可连连续续多多字字节节操操作作834.2.3异步步串串行行通通信信总总线线串行行总总线线上上的的信信息息则则按按位位传传输输，，通通常常只只需需1根或或2根数数据据线线，，没有有地地址址总总线线、、控控制制总总线线采用用差差分分信信号号(differentialsignal)传输输技技术术具有有低低功功耗耗、、低低误误码码率率、、低低串串扰扰和和低低辐辐射射等等优优点点高速速串串行行总总线线的的三三大大特特征征差分分信信号号传传输输以数数据据包包形形式式传传送送信信息息(地址址、、数数据据、、命命令令)点对点点通信信串行通通信的的通信信方式式、距距离、、速率率、差差错控控制、、传输输方式式COM口RS-232、RS-485串行通通信接接口USB接口SPI/QSPI串行扩扩展接接口I2CMicrowire84总线共共享技技术数据压压缩技技术多级编编码技技术各种调调制解解调技技术时分复复用频分复复用85串行数数据的的通信信方式式单工半双工工双工多工86串行通通信传传输距距离串行数数据在在基带传传送方式下下（指指信号号按原原样传传输）），通通常只只能传传输几几十米米至几几百米米，并并且传传输速速率越越大，，传输输距离离越短短调制解解调方方法包包括频频移键键控FSK、幅移移键控控ASK、相移移键控控PSK等方式式串行接口MODEMMODEM计算机串行接口计算机串行接口……87串行通通信传传输速速率比特率率(bps)：系统单单位时时间内内传送送有效二二进制制数据的位位数波特率率：通信线线路上上基本本电信信号状态的的变化化频率率基波传传送方方式：：比特特率＝＝波特特率载波传传送方方式：：比特特率＝＝波特特率×n110、300、600、1200、2400、4800、9600、15200…88串行通通信的的差错错控制制差错控控制方方式检错重重发ARQ(AutomaticRepeatRequest)：接收收端检检错并并要求求重发发，要要反馈馈，通通信效效率低低，差差错控控制简简单前向纠纠错FEC(ForwardErrorCorrection)：接收收端纠纠正错错误，，差错错控制制电路路复杂杂混合纠纠错HEC(HybridErrorCorrection)：综合合前2者，误误码率率低检错：：如何发发现传传输中中的错错误，，奇偶偶校验验纠错：：发现错错误后后,如何消消除和和纠正正错误误，CRC89传输方方式串行同同步：：收发发双方方需要要使用用（传传送））同一时时钟信信号串行异异步：：双方方时钟钟不要求求严格格同步步串行同同步同步方方式：：传输输信息息的字节与与字节节之间、、位与位位之间均均与时时钟严严格同同步通常以以数据据块为为基本单单位进行传传送90串行同同步同步字字符或或同步步标志志或采采用硬硬件同同步信信号确定传传送的的起始始位置，，然后后传送送准备备好的的信息数数据，最后后发送送CRC校验字字符同步串串行数数据传传输格格式91串行通通信－－IIC串行数数据线线SDA、串行行时钟钟线SCLSDASCL微控制器ALCDADCRAM微控制器B92异步串串行通通信以字符为为基本本单位位帧间异异步，无需需使用用（传传送））同一一时钟钟源，，收发发双方方的时时钟在在误差差范围围内帧内各位按按固定定时序序和顺顺序传传送93异步串串行通通信接接收判判决收发双双方的的本地地时钟钟＝波波特率率因子子n×波特率率Tn＝16时起始位位数据位位b0接收方方检测测到低低电平平连续检检测到到8次低电电平后后确认认收到到起始始位收到起起始位位后每每隔16个时钟钟脉冲冲T对数据据线采采样1次，以以确保保可以以在稳稳定状状态接接收到到该bit数据8T16T16T…………接收到到的信信号本地时时钟94异步通通信数数据帧帧结构构1位起始始位，，再从从最低低位（（b0）开始始传送送7位信息息位，，然后后是1位奇偶偶校验验位，，最后后是1位（或或1.5位、2位）停停止位位偶校验验、一一位停停止位位时传送送数据据53H时的波波形停止位校验位D6D5D4D3D2D1D0起始位101010011095作业2、3、4、5、6、13、14、15969、静夜四无邻邻，荒居旧业业贫。。12月-2212月-22Wednesday,December28,202210、雨雨中中黄黄叶叶树树，，灯灯下下白白头头人人。。。。21:10:0221:10:0221:1012/28/20229:10:02PM11、以我我独沈沈久，，愧君君相见见频。。。12月月-2221:10:0221:10Dec-2228-Dec-2212、故人人江海海别，，几度度隔山山川。。。21:10:0221:10:0221:10Wednesday,December28,202213、乍见翻翻疑梦，，相悲各各问年。。。12月-2212月-2221:10:0221:10:02December28,202214、他乡生白发发，旧国见青青山。。28十二月月20229:10:02下午21:10:0212月-2215、比比不不了了得得就就不不比比，，得得不不到到的的就就不不要要。。。。。十二二月月229:10下下午午12月月-2221:10December28,202216、行动出出成果，，工作出出财富。。。2022/12/2821:10:0221:10:0228December202217、做前，能够够环视四周；