数字集成电路设计之制造工艺

第二章制造工艺本章分为四部分:制造工艺概述设计规则IC封装数字集成电路工艺的未来趋势紫外线光掩模版光刻胶可进行掺杂,离子注入，扩散等工艺2.1引言版图是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。版图(Layout)集成电路制造厂家根据这些数据来制造掩膜。

掩模版的作用掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。

设计规则由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守特定的规则。这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。因此不同的工艺，就有不同的设计规则。厂家提供设计规则设计者只能根据厂家提供的设计规则进行版图设计。严格遵守设计规则可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。

2.2CMOS集成电路的制造N管的立体图单阱工艺双阱CMOS工艺的截面图在CMOS工工艺中,它要要求把一个N管或P管都都建立在同一硅材料上上,因此有时时我们会在衬衬底上建立一一个称为阱的特殊殊区域,在这这个区域中半导体材料的的类型与沟道的类类型相反。即一个PMOS晶体管只只能建立在n型衬底或n阱内，而一个NMOS晶体管则则处于P型衬衬底或p阱内内。在现代工艺中中越来越多得得采用双阱工工艺。2.2.1硅硅圆片制造芯片的基基础材料是一一个单晶轻掺掺杂圆片。典典型直径在4-12英寸寸之间，厚度度最多为1mm。一个初始的P-型圆片的掺杂杂水平大约为为2*1021杂质/m3，通常圆片的的表面掺杂重重些2.2.2光光刻作用：当要进进行某些工艺艺步骤，如氧氧化、刻蚀、、金属和多晶晶硅淀积，离离子注入等时时，需要把某某一些区域采采用对应的光光掩模遮蔽起起来，从而对对其它露出来来的区域进行行上述的工艺艺步骤．步骤如下：实现有选择性性掩蔽的技术术就称为光刻刻一个光刻过程程１、第一步：：氧化，将圆片片暴露在约１１０００摄氏氏度的高纯度度氧和氢的混混合气体中，，从而使圆片的整个个表面淀积上上一层很薄的的SiO2。氧化层既可用用做绝缘层也可形成晶体体管的栅。２、第二步：：涂光刻胶，通通过旋转圆片片在其上均匀匀涂上一层厚厚约为１um的光敏聚合物，它原本溶于有有机溶剂，暴暴光后不可溶溶。这为负胶胶，正胶相反。。３、第三步：：光刻机暴光，，把一个含有我我们要转移到到硅上的图形形的光栅（玻玻璃掩模）靠近圆片，若采用负光光刻胶，则掩掩模上需要加加工的区域是是不透明的，，其余部分是透透明的。４、第四步：：光刻胶的显影影和烘光，用酸或碱溶液液显影圆片，，去掉为暴光光部分的光刻胶，然后把圆片片放在低温下下慢慢烘光使使留下的光刻刻胶变硬。第五步：酸刻蚀，去掉圆片上未未被光刻胶覆覆盖部分的材材料。如二氧化硅硅第六步：旋转、清洗和和干燥，采用一种特特殊的工具用用去离子水来来清洗圆片，，再用氮气进行行干燥。第七步：各种工艺加工工步骤，现在便可以以对圆片的暴暴露部分进行行各种加工，，如离子注入、、金属刻蚀等等。第八步：去除光刻胶，用高温等离离子体有选择择地去除剩下下的光刻胶而而不破坏器件层。集成电路最小小特征尺寸的的不断缩小已已成为半导体体制造设备开开发者的沉重重负担。因为为要转移的特特征尺寸超出出光源的波长长范围使达到到所需要的分分辨率和精度度变得越来越越困难。当线宽小到和和光源波长可可以比拟时，，便会产生衍衍射现象，这这时根本就无无法暴光。2.2.3一一些重复进行行的工艺步骤骤扩散和离子注注入:这两个步骤可可要求改变材材料某些部分的掺杂浓浓度。例如：源区漏漏区、阱和衬衬底接触的形成，多晶晶掺杂以及器器件阈值的调调整。它要求要掺杂杂的区域暴露露在外，而圆圆片的其余部部分用SiO2。。扩散：将圆片放在石石英管内，再再放入加热炉炉中，并向管内通入入含有掺杂剂剂的气体，最最终使得掺杂剂同时垂直直和水平地扩扩散入暴露的的表面部分。。最终掺杂剂的的浓度在表面面最大并随进进入材料的深度按高斯分分布降低。离子注入：它它的掺杂剂是是以离子的形形式进入材料料。它会引导离子子扫过半导体体表面，离子子的加速度决决定了它们穿穿透材料的深深度，离子流流的大小和注注入时间决定定了剂量。因因此离子法可可以独立控制制注入深度和和剂量。副作用：破坏晶格。即高能量注注入过程中原原子核碰撞，，造成衬底原原子移位，使使材料出现缺缺陷，可采用用退火工序解解决。淀积：即在圆圆片上反复淀淀积材料层。。例如可化学学气相淀积（（CVD）产产生多晶，采采用溅射工艺艺形成铝互连连层。刻蚀：材料一旦淀积积后，就可以以用有选择的的刻蚀来形成成如连线或接触孔孔这样的图形形。例如在刻刻蚀SiO2时常用HF酸。平面化：如果要在圆片片表面可靠的的淀积材料层层，则保证半半导体表面的的平整是非常常重要的。否否则一层一层层的金属叠在在一起会导致致台阶的产生生。2.2.4简简化的CMOS工艺流程程（a)基础材材料：P+衬底及P外延延层（b)淀积栅栅氧和氮化硅硅牺牲层（作为缓冲层层）后(a)整个工工艺从一个P型衬底开始始，它的表面面是一层轻掺掺杂的P型外外延层(b)之后淀淀积一层很薄薄的SiO2，它在以后将将成为晶体管管的栅氧层，，然后再淀积积一层较厚的氮化硅硅牺牲层。(c)采用有有源区掩膜互互补区进行等等离子刻蚀绝缘沟槽槽后(c)接着利利用有源区掩掩膜的互补区区域进行等离离子刻蚀，以以形成隔离器器件的沟槽。。(d)沟槽填填充氧化物、、CMP平整整化及移去氮化硅牺牺牲层后(d)在完成成沟道阻挡注注入后，沟槽槽内填满SiO2，接着进行一一系列的工序序来平整表面面。这时，氮化硅硅牺牲层被移移去。(e)N阱阱和VTP调整的离子注注入(f)P阱阱和VTn调整的离子注注入(e)用n阱阱掩膜只暴光光n阱区域（（圆片的其余余部分为一层层厚缓冲材料料所覆盖），，之后进行注入-退退火工序来调调整阱的掺杂杂。接着是第第二次注入步步骤以调整P管的阈值电压。这一注注入只对栅氧氧下面的区域域的掺杂产生生影响。(f)采用类类似的操作（（用其他掺杂杂剂）来形成成P阱并调整整N管的阈值值。(g)多晶硅硅淀积与刻蚀蚀后(h)n+源/漏及P+源/漏注入后后。这些步骤也掺掺杂多晶硅(g)借助多多晶硅掩膜的的帮助将一多多晶硅薄层进进行化学淀积积并形成图形形。多晶硅用用来作为晶体管的的栅电极和互互连线材料。。(h)依次用用离子注入分分别对P和N晶体管的源源区和漏区（（p+和n+)进行掺杂。。SiO2绝缘层淀积及及接触孔刻蚀后在此之后，刻刻蚀掉未被多多晶硅覆盖的的栅氧薄层，，同样的注入入也用来对多多晶硅表面进行掺掺杂以以减小小它的的电阻阻率。。因为为未掺杂杂的多多晶硅硅具有有非常常高的的电阻阻率。。接下来来的工工艺步步骤是是淀积积多层层金属属互连连层、、接触触孔、、通孔孔等注意：：在掺掺杂之之前形形成图图形的的多晶晶硅栅栅实际际确定定了沟沟道的的确切切位置置，从从而也也确定定了源区和和漏区区的位位置——这这一过过程称称为自对准准工艺艺，它使使源和和漏这这两个个区域域相对于于栅具具有非非常精精确的的位置置，并并有助助于减减小晶晶体管管中的的寄生生电容容。(j)第第一层层铝淀淀积及及图形形形成成后(k)SiO2绝缘层层淀积积、通通孔刻刻蚀及第第二层层铝淀淀积和和图形形形成后后(i~k)淀积积绝缘缘材料料（多多为SiO2),刻刻蚀接接触孔孔或通通孔，，淀积积金属属（多多为铝铝和铜铜，但但在较低的的互连连层中中也常常使用用钨）），以以及形形成金金属层层图形形。在这中中间的的平面面化步步骤采采用化化学机机械抛抛光以以保证证即便便存在在多个个互连连层时时表面面仍保持持适度度的平平整。。在最后后一层层金属属淀积积之后后，最最终要要淀积积一层层钝化化层即即覆盖盖玻璃璃来加加以保保护。。此后后，还常常常要再再淀积积一层层氮化化物，，因为为能使使芯片片的防防潮性性能更更好。。最后一一道工工序是是刻蚀蚀出用用来焊焊接引引线的的压焊焊块的的开孔孔。二、设设计规规则———设设计者者和工工艺工工程师师之间间的桥桥梁工艺层层的概概念是是将当当前在在CMOS中使使用的的难以以理解解的一一组掩掩膜转转化成成一组组简单的的概念念化的的版图图层。。主要要基于于以下下内容容：衬底或或阱；；扩散区区（n+和p+),他他们定定义了了可以以形成成晶体体管的的区域域，这这些区区域通通常称称为有有源区区，再在有有源区区上掺掺杂形形成晶晶体管管。掺掺杂的的区域域称为为注入入区；；一个或或多个个多晶晶硅层层，用用以形形成晶晶体管管的栅栅电极极（也也可用用做互互连层层）；；多个金金属互互连层层；接触孔孔和通通孔，，提供供层与与层之之间的的连接接。层内限限制规规则第一组组规则则定义义了在在每一一层中中图形形的最最小尺尺寸，，以及及在同同一层层中图图形间间的最小间间距。。层间限限制规规则由于涉涉及到到许多多层，，所以以对版版图的的理解解需要要具有有将所所画的的二维维版图图想象象成三维实实际器器件的的能力力。1.晶晶体管管规则则。一一个晶晶体管管是由由有源源层和和多晶晶层重重叠而而成。。2.接接触孔孔和通通孔规规则。。3.阱阱和衬衬底接接触。。为了了在用用metal1实现现的电电源线线和一一个P型材材料间间建立立起一一个欧姆接接触，，必须须提供供一个个P+扩散区区。接触孔孔和通通孔的的说明明宽度规规则示示例错误间间距示示例错误交交叠规规则示示例错误交交叠规规则示示例2.3设设计规规则——设计计者和和工艺艺工程程师之之间的的桥梁梁设计规规则提提供了了一组组制造造各种种掩模模的规规范，，这些些掩模模是形形成图图案的的工艺艺过程程所必必须的的。它允许许图形形允许许的最最小线线宽以以及在在同一一层和和不同同层上上图形形之间间最小小间距距的限限制与与要求求。在一组组设计计规则则中，，最基基本的的要素素是最最小线线宽版图几几何设设计规规则•有几种种方法法可以以用来来描述述设计计规则则。其其中包包括：：＊以微米分分辨率率来规定定的微微米规规则＊以特征尺尺寸为为基准准的λλ规则则版图几几何设设计规规则层次人们把把设计计过程程抽象象成若若干易易于处处理的的概念念性版版图层层次，，这些些层次次代表表线路路转换换成硅硅芯片片时所所必需需的掩掩模图图形。。衬底或或阱，，它们们有P型（（对NMOS器器件））和n型（（对PMOS管管）。。扩散区区（n+和p+），它它们定定义了了可以以形成成晶体体管的的区域域，这这些区区域通通常称称为有有源区区。一个或或多个个多晶晶硅层层，用用以形形成晶晶体管管的栅栅电极极（同同时也也可用用做互互连层层）。。多个金金属互互连层层。接触孔孔和通通孔，，提供供层与与层之之间的的连接接。版图几几何设设计规规则层次表示

含义

标示图

NWELL

N阱层

Locos

N+或P+有源区层

Poly

多晶硅层

Contact

接触孔层

Metal

金属层

Pad

焊盘钝化层

NWELL硅栅栅的层层次标标示版图几几何设设计规规则NWELL层相相关的的设计计规则则编号描述尺寸目的与作用1.1N阱最小宽度10.0保证光刻精度和器件尺寸1.2N阱最小间距10.0防止不同电位阱间干扰1.3N阱内N阱覆盖P+2.0保证N阱四周的场注N区环的尺寸1.4N阱外N阱到N+距离8.0减少闩锁效应版图几几何设设计规规则N阱设设计规规则示示意图图版图几几何设设计规规则P+、N+有源区区相关关的设设计规规则列列表编号描述尺寸目的与作用2.1P+、N+有源区宽度3.5保证器件尺寸，减少窄沟道效应2.2P+、N+有源区间距3.5减少寄生效应版图几几何设设计规规则P+、N+有源区区设计计规则则示意意图版图几几何设设计规规则Poly相相关的的设计计规则则列表表编号描述尺寸目的与作用3.1多晶硅最小宽度3.0保证多晶硅线的必要电导3.2多晶硅间距2.0防止多晶硅联条3.3与有源区最小外间距1.0保证沟道区尺寸3.4多晶硅伸出有源区1.5保证栅长及源、漏区的截断3.5与有源区最小内间距3.0保证电流在整个栅宽范围内均匀流动版图几几何设设计规规则Poly相关设设计规规则示示意图图版图几几何设设计规规则Contact相关关的设设计规规则列列表编号描述尺寸目的与作用4.1接触孔大小2.0x2.0保证与铝布线的良好接触4.2接触孔间距2.0保证良好接触4.3多晶硅覆盖孔1.0防止漏电和短路4.4有源区覆盖孔1.5防止PN结漏电和短路4.5有源区孔到栅距离1.5防止源、漏区与栅短路4.6多晶硅孔到有源区距离1.5防止源、漏区与栅短路4.7金属覆盖孔1.0保证接触，防止断条版图几几何设设计规规则contact设计规规则示示意图图版图几几何设设计规规则Metal相关关的设设计规规则列列表编号描述尺寸目的与作用5.1金属宽度2.5保证铝线的良好电导5.2金属间距2.0防止铝条联条版图几几何设设计规规则Metal设计规规则示示意图图反相器器实例例层内限限制规规则:它定定义了了每一一层中中图形形的最最小尺尺寸,以及及在同同一层层中图图形间间的最最小间间距.层间限限制规规则:它考考虑的的是层层与层层之间间的连连接关关系.版图验验证设计规规则的的验证证（DRC）设计规规则的的验证证（DRC）由由下述述命令令格式式书写写成检检查文文件：：＜出错错条件件＞＜＜出出错输输出＞＞在运行行过程程中，，如果果所画画版图图出现现符合合＜出出错条条件＞＞的情情形，，则执执行＜＜出错错输出出＞。。则此此出错错条件件是由由设计计人员员按照照设计计规则则编写写的。。在DRC执行过过程中中，计计算机机会自自动对对照查查验图图形和和出错错条件件。关于＜＜出错错输出出＞语语句，，可以以在其其中列列出出出错单单元的的名称称(CellName)及及层次次(layName)，，并写写成：：＜OUTPUTCellNamelayName＞。。版图验验证例:（1））EXT[T]POLYCONDIFFLT0.7OUTPUTE10544这一句句意味味着当当多晶晶硅与与扩散散区包包含时时，在在沿宽宽度方方向的的边缘缘内外外间距距小于于0.7μm时出出错，，其中中[T]更更强调调了在在间距距等于于0时时也出出错。。“出出错输输出””在指指定44层层上给给出单单元E105一一个错错误标标志。。（2））WIDTHCONLT0.6OUTPUTE53A44这一句句意味味着接接触孔孔宽度度0.6μm小于于出错错，““出错错输出出”在在指定定44层上上给出出单元元E53A一个个错误误标志志。版图验验证版图的的电学学验证证（ERC）除违反反设计计规则则而造造成的的图形形尺寸寸错误误外，，常还还会发发生电电学错错误，，如电电源、、地、、某些些输入入或输输出端端的连连接错错误。。这就就需要要用ERC检验验步骤骤来加加以防防范。。为了进进行ERC的验验证，，首先先应在在版图图中将将各有有关电电学节节点做做出定定义。。如将将电源源、接接地点点、输输入端端、输输出端端分别别给出出“节节点名名”。。版图验验证ERC检查查的主主要错错误有有如下下几种种：节点开开路。。短路。。接触孔孔浮孔孔。特定区区域未未接触触。不合理理的元元器件件节点点数（（或扇扇出数数）版图验验证版图参参数提提取（（LPE））对已设设计的的版图图提取取各种种器件件、它它们的的连接接关系系以及及各种种寄生生电容容和电电阻，，这实实质上上是自自动地地建立立一种种模型型。提提取各各参数数后，，可以以进行行如下下工作作：作为电电特性性检验验的基基础，，利用用这些些参数数将版版图还还原成成电路路图，，并与与原始始电路路图比比较，，以便便更严严格地地查找找错误误。版图参参数提提取（（LPE）(2)将提提取出出的器器件及及连接接关系系和寄寄生参参量等等作为为电路路模拟拟的输输入数数据，，再次次进行行电路路模拟拟，以以估计计寄生生参量量对电电路性性能的的影响响。(3)如果果是用用自动动设计计方法法制成成的版版图，，从单单元库库中调调用已已检验验过的的单元元，所所以只只需提提取连连接线线关系系及连连线的的分布布电容容和电电阻，，进行行整个个电路路的检检验即即可。。版图验验证电路图图与版版图一一致性性检查查（LVS）电路图图与版版图一一致性性检查查（LVS）从从版图图中提提取的的电路路同原原电路路相比比较，，其方方法通通常是是将两两者的的网表表进行行对比比。这这一工工作量量是很很大的的。为为了减减小对对比工工作量量，应应增大大对比比的单单元结结构。。如可可对较较大的的单元元结构构MOS多多种逻逻辑门门及其其他组组合进进行比比较。。比较较的结结果，，可以以是完完全一一致或或两者者不全全一致致。设设计者者应对对所示示的错错误进进行必必要的的版图图修改改。2.5工艺艺技术术的发发展趋趋势铜和低低K介介质:传统统的是是铝导导体和和二氧氧化硅硅绝缘缘体的的组合合.但但若采采用比比铝电电阻率率更低低的铜铜做互互连材材料的的话,缺点点是易易于扩扩散到到硅中中,使使器件件的特特性降降低,因此此需要要在铜铜上涂涂一层层缓冲冲材料料可以以防止止铜扩扩散.绝缘体体上硅硅:SOI晶体体管是是在一一层非非常薄薄的硅硅层上上形成成的,而这这一硅硅层淀淀积在在一层层厚的的二氧氧化硅硅绝缘缘层上上.优优点是是减少少了寄寄生效效应以以及具具有较较好的的晶体体管导导通-截止止特性性.9、静静夜夜四四无无邻邻，，荒荒居居旧旧业业贫贫。。。。12月月-2212月月-22Thursday,December29,202210、雨中黄黄叶树，，灯下白白头人。。。13:54:5213:54:5213:5412/29/20221:54:52PM11、以我独沈久久，愧君相见见频。。12月-2213:54:5213:54Dec-2229-Dec-2212、故人江海海别，几度度隔山川。。。13:54:5213:54:5213:54Thursday,December29,202213、乍见翻疑梦梦，相悲各问问年。。12月-2212月-2213:54:5213:54:52December29,202214、他他乡乡生生白白发发，，旧旧国国见见青青山山。。。。29十十二二月月20221:54:52下下午午13:54:5212月月-2215、比不了了得就不不比，得得不到的的就不要要。。。十二月221:54下午午12月-2213:54December29,202216、行动出成果果，工作出财财富。。2022/12/2913:54:5313:54:5329December202217、做前，能能够环视四四周；做时时，你只能能或者最好好沿着以脚脚为起点的的射线向前前。。1:54:53下下午1:54下下午13:54:5312月-229、没有有失败败，只只有暂暂时停停止成成功！！。12月月-2212月月-22Thursday,December29,202210、很多事情情努力了未未必有结果果，但是不不努力却什什么改变也也没有。。。13:54:5313:54:5313:5412/29/20221:54:53PM11、成功功就是是日复复一日日那一一点点点小小小努力力的积积累。。。12月月-2213:54:5313:54Dec-2229-Dec-2212、世间成成事，不不求其绝绝对圆满满，留一一份不足足，可得得无限完完美。。。13:54:5313:54:5313:54Thursday,December29,202213、不知知香积积寺，，数里里入云云峰。。。12月月-2212月月-2213:54:5313:54:53December29,202214、意意志志坚坚强强的的人人能能把把世世界界放放在在手手中中像像泥泥块块一一样样任任意意揉揉捏捏。。29十十二二月月20221:54:53下下午午13: