2021年武汉大学软件工程专业《计算机组成原理》科目期末试卷B(有答案)

2021年武汉大学软件工程专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1Cache4MB4lMB，主256MB/30ms，Cache的读/3ns/写时间3.27msCache的命中率为（）。A.90% B.95% C.97% D.99%2、下述说法中正确的是（）。I.半导体RAM信息可读可写，且断电后仍能保持记忆Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的Ⅲ.RAMRAMIV.RAMRAMA.I、Ⅲ 只有Ⅲ 、IV 全错3、组成一个运算器需要多个部件，但下面所列（）不是组成运算器的部件。A.通用寄存器组B.数据总线C.ALUD.地址寄存器448位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将8位寄存器中，则下列运算会发生溢出的是（）。A.rlxr4 B.r2xr3 C.rlxr4 D.r2xr45、下列关于定点数原码一位乘算法的描述正确的是（）。II.在原码一位乘算法过程中，所有移位均是算术移位操作Ⅲ.假设两个n位数进行原码一位乘，部分积至少需要使用n位奇存器A.II，IIIC.IIIB.ⅢD.全错6、控制总线主要用来传送（）。I.1/O设备的地址码I/O设备的时序信号1/O设备的控制信号I/O设备和存储器的响应信号A.II、III B.I，III，IV C.III，IV D.II，III.IV7、在链式查询方式下，若有N个设备，则（）。A.只需一条总线请求线B.NC.视情况而定，可能一条，也可能N条D.以上说法都不对8、下列描述中，正确的是（）。A.控制器能理解、解释并执行所有指令以及存储结果B.所有数据运算都在CPU的控制器中完成C.ALU可存放运算结果D.输入、输出装置以及外界的辅助存储器称为外部设备9、指令寄存器的位数取决（）。A.存储器的容量B.指令字长C.机器字长人D.存储字长10、关于微指令操作控制字段的编码方法，下面叙述正确的是（）。A.直接编码、字段间接编码法和字段直接编码法都不影响微指令的长度B.一般情况下，直接编码的微指令位数最多C.一般情况下，字段间接编码法的微指令位数最多D.一般情况下，字段直接编码法的微指令位数最多11、同步控制是（）。A.只适用于CPU控制的方式B.由统一时序信号控制的方式C.所有指令执行时问都相同的方式D.不强调统一时序信号控制的方式1 2 3 1 2 3 12OPA1A2A3A4的功能为）OP（A）一A，且A给出下一条指令地址，假设A，A，A，A1 2 3 1 2 3 A.2 B.3 C.4 D.51316560址指令，那么单地址指令最多有（）条。A.4 B.32 C.128 D.25614、在中断周期，CPU主要完成以下工作（）。关中断，保护断点，发中断响应信号并形成中断服务程序入口地址C.关中断，执行中断服务程序D.开中断，执行中断服务程序15I/0I/O端口之间交换的信息不可能是（）。A.打印字符B.主存地址C.设备状态D.控制命令二、填空题16、主存储器的性能指标主要是存储容量、存取时间和 17、计算机软件一般分为两大类：一类另一类叫 操作系统属类。18、主存储器的性能指标主要、 存储周期和存储器带宽。19、PCI总线是当前流行的总线。它是一个且与 无关的标准总线。20、2000年，超级计算机最高浮点运算速度达到每次，我国号计算的运算速度达到3840亿次，使我国成之后第三个拥有高速计算机的国家。21、在计算机术语中，和 和在一起称为CPU，而将CPU和 合在一称为主机。22、闪速存储器能提供高性能、低功耗、高可靠性以能力，因此作于便携式电脑中。23、总线同步定时协议中，事件出现在总线的时刻信号确定，总线周期的长是 的。24、总线仲裁部件通过采策略或 策略，选择其中一个主设备作为总的下次，接管总线控制权。25、多媒体CPU是带技术的处理器。它是一技术，特别适合于图数据处理。三、名词解释题26、尾数：27、周期窃取：28、堆栈：29、复合传输：四、简答题30、中断处理过程包括哪些操作步骤？31、宽体存储器有什么特点？32、什么是存储保护？通常采用什么方法？33、指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。五、计算题34、假设机器字长为16位，其中阶码6位（包含两位阶符），尾数10位（包含两位数符）。已知十进制数x=125，y=-18.125，试计算[x-y]。（其结果用二进补制真值表示，舍入时采用0舍l入法）。35、设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。36、设主存容量为lMB，Cache容量为l6KB，每字块有16个字，每字32位，且按字节编址。若Cache采用直接映射，试求主存地址字段中各段的位数。若Cache采用4路组相联映射，试求主存地址字段中各段的位数。六、综合题37、在信号处理和科学的应用中，转置矩阵的行和列是一个很重要的问题。从局部性的角度来看，它也很有趣，因为它的引用模式既是以行为主的，也是以列为主的，例如，考虑下面的转置函数：Tpedefintarraya[2][2]；2.3.voidtransposel（arraydst，arraysrc）4.{5. inti，j；6.for（i=0；i<2；1++）{7. for（j=0；j<2；j++）{8. dst[j][i]=src[i][j]；9. }10. }11.}假设在一台具有如下属性的机器上运行这段代码：sizeof（int）==4。src数组从地址0开始，dst数组从地址16开始（十进制）。只有一个L1数据高速缓存，它是直接映射的、直写、写分配，块大小为8个字节。这个高速缓存总的大小为16个数据字节，一开始是空的。对src和dst数组的访问分别是读和写不命中的唯一来源。问题如下：对每个row和colsrc[row][col]和dstfrow][col]的访问是命中（h）还（m），例如，读src[0][0]dst[0][0]也不命中，并将结果填至下列表格中。对于一个大小为32数据字节的高速缓存，指明src和dst的访问命中情况，并将结果填至下列表格中。38、假设指令流水线分取指（FI）、译码（ID）、执行（EX）、回写（WR）4个过程段，共有10条指令连续输入此流水线。画出指令周期流程。画出非流水线时空图。画出流水线时空图。假设时钟周期为100ns，求流水线的实际吞吐率。求该流水处理器的加速比。3916CPU含进位/CFZFNF。假定为该机设计了条件转移指令，其格式如图所示。其中，00000为操作码OP；C、Z和N分别为CF、ZF和NF的对应检测位，某检测位为l时表示需检测对应标志，需检测的标志位中只要有一个为1就转移，否则不转移，例如，若C=l，Z=0，N=1，则需检测CF和NF的值，当CF=l或NF=1时发生转移；OFFSET是相对偏移量，用补码表示。转移执行时，转移目标地址为（PC）+2+2×OFFSET；顺序执行时，下条指令地址为（PC）+2。请回答下列问题。该计算机存储器按字节编址还是按字编址？该条件转移指令向后（反向）可跳转多少条指令？200CHCF=0，ZF=0，NF=1，则该指令执行后PC的值是多少？若该指令执行时CF=1，ZF=0，NF=0，则该指令执行后PC的值又是多少？请给出计算过程。实现“无符号数比较小于等于时转移”功能的指令中，C、Z和N应各是什么？下图是该指令对应的数据通路示意图，要求给出图中部件①~③的名称或功能说明参考答案一、选择题、D、D、D4、B、D、D、A、D9、B、B、B、C、A、A、B二、填空题16、存储周期存储器带宽17、系统软件应用软件系统软件18、存储容量存取时间19、带宽处理器20、1万亿神威美国、日本21、运算器控制器存储器22、瞬时启动固态盘23、总线时钟固定24、优先级公平主方25、MMX 多媒体扩展结构三、名词解释题26、尾数：在浮点数据编码中，表示数据有效值的代码。27、周期窃取：DMADMACPU申请占用总线，占用一个存取周期。28、堆栈：数据的写入写出不需要地址，按先进后出的顺序读取数据的存储区，29、复合传输：又称总线复用的传输方式，它使不同的信号在同一条信号线上传输，不同的信号在不同的时间片中轮流地身总线的同一条信号线上发出。（它与并串传输的区别在于分时地传输同一数据源的不同信息。）四、简答题30、答：中断处理过程如下：⑴设备提出中断请求；⑵当一条指令执行结束时CPU响应中断⑶CPU设置“中断屏蔽”标志，不再响应其它中断请求⑷保存程序断点（PC）⑸硬件识别中断源（移到中断服务子程序入口地，址）⑹用软件方法保存CPU现场⑺为设备服务⑻恢复CPU现场⑼“中断屏蔽”标志复位，以便接收其它设备中断请求⑽返回主程序31、答：宽体存储器将存储的位数扩到多个字的宽度，访问存储器时可以同时对多个字进行访问，从而提高数据的吞吐率。32、答：当多个用户共享主存时，为使系统能正常工作，应防止由于一个用户程序出错而破坏其它用户的程序和系统软件，还要防止一个用户程序不合法的访问不是分给它的主存区域。为此，系统提供存储保护。通常采用的方法是：存储区域保护和访问方式保护.33、答：时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。五、计算题34、64.解析：首先将x和y转换成浮点数x=125=0.11111010×2011y=-18.125=-0.10010001×20101由于jx=00，0111，因此[jx]补=00，0111，同理[-jy]补=11，1011故[jx]补=00，0111；00.11111010y[-j]=00，0101；11.01101111y补下面可以按照5个步骤来做：对阶。求阶差：[∆]=[jx]-[jx]=[jx]+[-jy]

。=000111+111011=000010𝑗补 补 补 补 补所以y的阶码要低2，故应该y向x对齐，y尾数需要右移两位，阶码加2，如下：[y]=000111，11.110110112）补尾数求差。00.11111010+00.00100101（y尾数的负数补码）01.00011111补即[x-y]=00，0111；01.00011111。补01.×××…x，说明需要右规一次即可，阶码加1，最后可得[x-y]

=00，1000；00.100011111（加了下画线的1为右规丢弃的1）补舍入处理。ft于右规低位丢1，因此尾数末位加1，即尾数变为00.10010000。溢出判断。最后阶符为0000.10010000转换为二进制真值，即500x-y=0.10010000×2001000=0.10010000×28=1001000035、解析：存储基元总数=64K×8位=512K位=219位。

=001000，补思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。设地址线根数为a，数据线根数为b，则片容量为2a×b=219；b=219-a。若a=19，b=l，总和=19+1=20；若a=18，b=2，总和=18+2=20；若a=17，b=4，总和=17+4=21；若a=16，b=8，总和=16+8=24；由上可看出，片字数越少，片字长越长，引脚数越多。片字数、片位数均按2的幂变化。通过证明也是能得出结论的，我们要最小化a+b=a+219-4。令F（a）=a+b=a+219-4，对a求导后，得到1-ln2×a×29。在1≤a≤l8时，F是单调递减函数，所以在这个区间最小值为F（18）=20，剩下F（19）=20。所以得出结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线=19根，数据线=1根；地址线=18根，数据线=2根。36、解析：Cache16个字（64B），且按字节编址，因此字块内的位数（块内地址位数）6Cache256个块（16KB/16×4B），因此字块地址位数为8位。主存容量1MB，说明总位数为20位，因此主存字块标记位数为20-6-8=6位。主存的地址格式如下：Cache464路464620-6-6=8位。主存的地址格式如下：六、综合题37、解析：解决这个问题的关键是想象出如图所示的关系图。注意：每个高速缓存行只包含数组的一个行，高速缓存正好只够保存一个数组，而且对王所有isrc和dst的行i都映射到同一个高速缓存行（0%2=0，1%2=1，2%2=0，3%2=1）。因为高速缓存不够太，不足以容纳这两个数组，所以对一个数组的引用总是驱逐出另一个数组的有用的行。具体过程如下：dst[j][i]=src[i][j]语包先访问src[i][i]再将其存储到dst[j][i]说明如下：①访问src[0][0]，不命中，将src[0]调入高速缓存的Line0。②访问dst[0][0]，不命中，将dst[0]调入高速缓存的Line0，换出src[0]。③访问src[0][1]，不命中，将src[0]调入高速缓存的Line0，换出dst[0]。④……32B始时的不命中。关系如图所示。38、解析：指令周期包括FI、ID、EX和WR这4个子过程，则指令周期流程如图a所示。非流水线时空图如图b所示。假设一个时间单位为一个时钟周期，则每隔4钟周期才有一个输出结果。流水线时空图