嵌入式系统中的C语言_第1页
嵌入式系统中的C语言_第2页
嵌入式系统中的C语言_第3页
嵌入式系统中的C语言_第4页
嵌入式系统中的C语言_第5页
已阅读5页,还剩27页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

基础知识(二)二进制编码计算机中常用术语嵌入式系统中的C语言15二进制编码一、十进制数的表示——BCD码

(BinaryCodedDecimal)用4位二进制数表示一位十进制数。

压缩BCD码(CompactBCD)

非压缩BCD码(Uncompact)压缩BCD码的每一位用4位二进制表示,0000~1001表示0~9,一个字节表示两位十进制数。非压缩BCD码用一个字节表示一位十进制数,高4位总是0000,低4位的0000~1001表示0~9。二、非数值数据的表示计算机中除了能够处理数值数据以外,还可以处理文字、语音、图像等各种信息,这些信息统称为非数值数据。非数值数据在计算机中也必须以二进制形式表示,非数值数据的表示本质上是编码的过程。最常用的数据编码:美国标准信息交换代码(AmericanStandardCodeforInformationInterchange,ASCII码)ASCII码—美国标准信息交换代码

ASCII码采用7位二进制代码对字符进行编码。数字0~9的编码是0110000~0111001,它们的高3位均是011,后4位正好与其对应的二进制代码(BCD码)相符。英文字母A~Z的ASCII码从1000001(41H)开始顺序递增,字母a~z的ASCII码从1100001(61H)开始顺序递增。最高位通常总为0,有时也用作奇偶校验位。6计算机中常用术语1)计算机中常用数据单位bit1Mb=10241024bit=220bit1Gb=230bit=1024Mb1Tb=240bit=1024GbByte1Byte=8bit,1KB=1024Byte,…2)计算机中通信速率单位波特率(baudrate)

通信信道中信号状态每秒钟变化的次数,是信息传送速率的度量单位。位速率(比特率,bitpersecond,b/s)

每秒传送多少位。每秒字符(characterpersecond,CPS)

每秒传送多少ASCII字符。C语言数据类型简介基本类型

构造类型派生类型整型int结构体struct数组类型字符型char共用体(联合)型union指针类型实型float枚举型enum双精度型double用户定义类型typedef空值型void数据类型决定:1.数据占内存字节数2.数据取值范围3.其上可进行的操作数制与C语言数据类型C语言运算符各进制C语言中的书写格式位运算用户标识符用户根据需要对C程序中用到的变量、符号常量、自己的函数或文件指针进行命名,形成用户标识符。构成规则:由英文字母、数字、下划线组成,且第一个字符不能是数字;英文字母区别大小写;取名遵循“简洁明了”和“见名知意”。基本逻辑控制规则处理处理处理1处理2处理1处理2处理n处理处理处理1处理2处理顺序分支循环递归C与汇编语言的区别与联系C具有汇编的功能具有高级语言的形式C通过库函数,一行语句能实现非常复杂的功能汇编语言指令级的语言,面向CPU和外围硬件编程运行效率高,开发效率低一行最多对应一条指令编程者要求对硬件有透彻的理解C通过编译生成汇编语言,再汇编成指令代码基础知识(三)——常用数字电路基础数字电路概念逻辑电路译码电路时序电路三态门电路与总线数字电路输入或输出只有有限个状态一般为高电平与低电平来源于三极管的饱和导通或截止或MOS器件的夹断和导通VCC逻辑电平0或1真或假正逻辑(1为真,0为假)负逻辑(0为真,1为假)TTL电平(5V电源)高电平(1电平)——输入大于2.4V,输出大于2.8V低电平(0电平)——输入小于0.8V,输出小于0.4V兼容性、噪声容限CMOS电平(与电源电压有关)基本逻辑运算及相应的电路与(&,∧)、或(|,∨)、非(~,▔)、异或(⊕)按位运算,无进(借)位:

&|~^逻辑运算,真(非0)假(0)

&&||!逻辑电路是对应于按位运算的逻辑门逻辑门:完成逻辑运算的电路。掌握:与、或、非门逻辑符号和逻辑关系(真值表);与非门、或非门的应用。与门(ANDGATE)ABY000010100111Y=A&B&ABY注:基本门电路仅完成1位二进制数的运算或门(ORGATE)ABY000011101111Y=A|BYAB≥1非门(NOTGATE)AY01101AYY=A=~A异或门(EXCLUSIVEORGATE)ABY000011101110Y=A⊕BYAB⊕译码电路使能输入输出/EBA/Y0/Y1/Y2/Y31xx11110000111001101101011010111110时序电路D锁存器数字电路分两大类:组合逻辑、时序电路D锁存器属于时序电路分频器8D锁存器锁存时钟端为高时,其输出始终跟随输入,而时钟端为低时,输出端的状态保持不变,也就是说时钟的下跳变将输入状态锁存到输出端。三态门74LS245A0~A

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论