电子技术基础第11章课件

回顾JK触发器的逻辑功能有几种？分别是什么？J、K的状态值又分别等于多少？怎样可构成一个T触发器？它具有什么逻辑功能？T’触发器的逻辑功能又是什么？JK触发器能否抑制“空翻”？主从型JK触发器是边沿触发吗？D触发器的基本结构组成分哪两大部分？属于何种触发方式？D触发器的逻辑功能有几种？分别是什么？D的状态值又分别等于多少？S+R=1(约束条件)Qn+1=S+R•

QnCP=1S·R=0写出RS触发器、JK触发器、D触发器的特征方程。回顾JK触发器的逻辑功能有几种？分别是什么？J、K的状态值又第11章时序逻辑电路11.1时序逻辑电路的分析11.2计数器11.3寄存器（JK）（D）第11章时序逻辑电路11.1时序逻辑电路的分析11.学习目的与要求了解时序逻辑电路的特点和一般分析方法；熟悉同步、异步时序逻辑电路的特点；掌握计数器的电路工作原理分析方法和步骤，了解其功能、分类及使用方法；掌握常用标准中规模计数器的逻辑功能与使用方法；学习目的与要求了解时序逻辑电路的特点和一般分析方法；11.1

时序逻辑电路的分析

由于触发器是时序逻辑电路的基本单元，因此它在时序逻辑电路中必不可少，有些类型的时序逻辑电路除了触发器，还含有一些组合逻辑门。本章介绍的计数器、寄存器与移位寄存器是时序逻辑电路的具体应用。

在数字电路中，凡任何时刻电路的稳态输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态者，都可以称为时序逻辑电路。这就是时序逻辑电路的定义或者说是它的逻辑功能特点。1.时序逻辑电路的特点11.1时序逻辑电路的分析由于触发器是时序逻辑

时序逻辑电路的结构组成可以用图示的方框图来表示。图中X代表输入信号，Y代表输出信号，Z代表存储电路的输入信号，Q代表存储电路的输出信号，同时也是组合逻辑电路的部分输入。

从电路框图来看，时序逻辑电路均包含作为存储单元的触发器。事实上，时序逻辑电路的状态，就是依靠触发器记忆和表示的，时序电路中可以没有组合逻辑电路，但不能没有触发器。

时序逻辑电路的结构组成可以用图示的方框图来表示。图中

时序逻辑电路的种类繁多，在科研、生产、生活中完成各种各样操作的例子也是千变万化、不胜枚举。通常时序逻辑电路的类型有：2.时序逻辑电路的分类（1）按功能可划分有计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。（2）按电路中触发器状态变化是否同步可分为同步时序电路和异步时序电路。（3）按输出信号的特性又可分为米莱型和莫尔型。（4）按能否编程又有可编程和不可编程时序电路之分。（5）按集成度的不同还可分为小规模（SSI）、中规模（MSI）、大规模（LSI）和超大规模（VLSI）之别。（6）按使用的开关元件类型可分有TTL型和CMOS型。时序逻辑电路的种类繁多，在科研、生产、生活中完成各

由时序逻辑电路的结构框图可以看出，各输入、输出信号之间存在着一定的关系，这些关系可以用一些方程式加以描述：

3.时序逻辑电路的功能描述

完整地描述时序逻辑电路的逻辑功能，离不开三个基本方程：输出方程、驱动方程和次态方程。时序逻辑电路的描述方法比组合逻辑电路复杂，通常要用到tn和tn+1两个相邻的离散时间，这两个相邻的离散时间对应了存储电路中的现态和次态两种不同状态所处的时刻。为了能把在一系列时钟脉冲操作下的电路状态转换全过程形象、直观地描述出来，常用的方法就是我们在第10章讲述的状态转换真值表、状态转换图、时序图等。这些方法我们将在对时序逻辑电路的分析过程中，更加具体地加以阐明。

由时序逻辑电路的结构框图可以看出，各输入、输出信3.

以下图所示3个T′触发器构成的时序逻辑电路为例，我们讨论其分析方法和步骤。CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”分析电路类型：1

时序逻辑电路中如果除CP时钟脉冲外，无其它输入信号，就属于莫尔型，若有其它输入信号时为米莱型；各位触发器的时钟脉冲共用同一个CP脉冲时称同步时序逻辑电路，若不是用同一个CP作为脉冲触发则称为异步时序逻辑电路。显然，此计数器电路是莫尔型异步时序逻辑电路。4.时序逻辑电路的基本分析方法以下图所示3个T′触发器构成的时序逻辑电路为例，我CCPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”写出电路相应方程式：2

对上述莫尔型电路只需写出时钟方程、驱动方程和次态方程。(1)驱动方程：(2)次态方程：(3)时钟方程：CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQCPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”3把驱动方程代入次态方程可得

计数器计数前都要清零，让三位触发器均处于“0”态时开始计数。由次态方程可知，各位触发器每来一次下跳沿计数脉冲状态都要翻转一次，其工作情况可用时序波形图来描述：CPQ0Q1Q2实现了二分频实现了四分频实现了八分频000001010011100101110111000001计数情况显然是从三位二进制数000计至111，共计8次完成一个循环，因此称为“模8”计数器。CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ

无论是时序波形图还是状态转换真值表，都反映了该计数器是从状态000开始计数，每来一个计数脉冲，二进制数值便加1，输入第8个计数脉冲时计满归零。作为整体，该电路可称为模8加计数器、或八进制加计数器。作状态转换真值表

异步计数器总是用低位输出推动相邻高位触发器，因此3个触发器的状态只能依次翻转，不能同步。异步计数器结构简单，但计数速度较慢。4无论是时序波形图还是状态转作状态转换真值表异作状态转换图5111110101100000001010011表示各位触发器输出数字的排序各位触发器输出二进制数的顺序称为有效循环体

从状态转换图中又可直观地看到计数器计数的顺序及“模”数。由于该计数器循环体中的8个二进制数就是三位触发器输出组合的全部，因此在计数开始前不清零就工作时，也可以由任何一个状态进入有效循环体。我们把这种能够在启动后自动进入有效循环体的能力称为自启动能力。如果计数器启动后状态不能自行够进入有效循环体，则称为不具有自启动能力。作状态转换图511111010110000000101001时序逻辑电路的分析步骤

从上述例子可以归纳出时序逻辑电路的一般分析步骤：①确定时序逻辑电路的类型。根据电路中各位触发器是否采用同一个时钟脉冲CP进行触发，可判断电路是同步时序逻辑电路还是异步时序逻辑电路；根据时序逻辑电路除CP端子外是否还有输入信号判断电路是米莱型还是莫尔型。②写出已知时序逻辑电路的各相应方程。包括驱动方程、次态方程、输出方程(莫尔型电路不包含输出方程)。当所分析电路属于异步时序逻辑电路时，还需写出各位触发器的时钟方程。③绘制状态转换真值表或状态转换图。依据是第2步所写出的各种方程。④指出时序逻辑电路的功能。主要根据状态转换真值表或状态转换图的结果。时序逻辑电路的分析步骤从上述例子可以归纳出时序逻辑电对图7-4所示时序逻辑电路进行分析，写出其功能真值表。

你会做吗？

你能正确判断出什么是米莱型时序逻辑电路和莫尔型时序逻辑电路吗？

如何区分同步时序逻辑电路和异步时序逻辑电路？

检验学习结果试述时序逻辑电路的分析步骤？

对图7-4所示时序逻辑电路进行分析，写出其功能真值表。你会CP1CP2CP3Q3nQ2nQ1nQ3n+1Q2n+1Q1n+11↓1↓0000012↓1↓2↓0010103↓3↓0100114↓2↓4↓0111005↓5↓1000006↓3↓6↓0000017↓7↓0010108↓4↓8↓010011CP1CP2CP3Q3nQ2nQ1nQ3n+1Q2n+1Q1电子技术基础第11章课件回顾什么叫时序逻辑电路？时序逻辑电路由哪两部分组成？按电路中触发器状态变化是否同步可分为

电路和

电路。按输出信号的特性又可分为

型和

型。完整地描述时序逻辑电路的逻辑功能，需列写哪三个基本方程？时序逻辑电路的分析步骤分别为哪四步？回顾什么叫时序逻辑电路？

计数器的种类很多。按其工作方式可分为同步计数器和异步计数器；按其进位制可分为二进制计数器、十进制计数器和任意进制计数器；按其功能又可分为加法计数器、减法计数器和加/减可逆计数器等。一、概念及分类计数器是时序逻辑电路的具体应用，用来统计并寄存输入脉冲个数，计数器的基本组成单元是各类触发器。

计数器中的“数”是用触发器的状态组合来表示的，在计数脉冲作用下使一组触发器的状态逐个转换成不同的状态组合来表示数的增加或减少，即可达到计数的目的。计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通常将一次循环所包含的状态总数称为计数器的“模”，用“M”表示。11.2

集成计数器计数器的种类很多。按其工作方式可分为同步计数器和异步

当时序逻辑电路的触发器位数为n，电路状态按二进制数的自然态序循环，经历2n个独立状态时，称此电路为二进制计数器。二、异步二进制计数器的分析CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2C结构原理：三个JK触发器可构成一个“模8”二进制计数器。触发器F0用时钟脉冲CP触发，F1用Q0触发，F2用Q1触发；三位JK触发器均接成T′触发器—让输入端恒为高电平1；计数器计数状态下清零端应悬空为“1”。（如上一节的分析例题，就是一个三位触发器构成的二进制计数器。）Q1“1”当时序逻辑电路的触发器位数为n，电路状态按二进制数二

分析：图中各位触发器均为上升沿触发的D触发器。由于各位D触发器的输入D端与它们各自输出的非联在一起，所以，F0在每一个时钟脉冲上升沿到来时翻转一次。F1在Q0由1变0时翻转，F2在Q1由1变0时翻转，F3在Q2由1变0时翻转。用D触发器构成的异步四位二进制加计数器00010010001101000101011001111000100110101011110011011110111100000000分析：图中各位触发器均为上升沿触发的D触发器。由于各举例三个JK触发器都接成T触发器，连接同一个CP，且前一级输出作为后一级输入，试分析电路功能。分析

各位触发器共用一个CP，因此是同步时序逻辑电路；该电路除CP端子没有其他端子，因此是莫尔型时序电路，结论：同步的莫尔型时序逻辑电路。判断该时序逻辑电路的类型1写出电路的驱动方程和次态方程2驱动方程：举例三个JK触发器都接成T触发器，连接同一个CP，且前一级输驱动方程代入各位触发器特征方程可得次态方程为：根据次态方程填写状态转换真值表3CPQ2Q1Q0Q2n+1Q1n+1Q0n+11↓0000012↓0010103↓0100114↓0111005↓1001016↓1011107↓1101118↓111000驱动方程代入各位触发器特征方程可得次态方程为：根据次态方程填根据状态转换真值表画出状态转换图111110101100000001010011

由状态转换真值表可判断出该电路是一个同步模8的二进制加计数器。指出电路功能4根据状态转换真值表画出状态转换图11111010110000

计数器在控制、分频、测量等电路中应用非常广泛，所以具有计数功能的集成电路种类较多。常用的集成芯片有74LS161、74LS90、74LS197、74LS160、74LS92等。我们将以74LS161、74LS160、74LS90为例，介绍集成计数器芯片电路的功能及正确的使用方法。三.集成异步计数器CT74LS90

集成计数器74LS90的管脚1和14分别是五进制、二进制计数器的时钟脉冲输入端；管脚2和3是直接清零端；管脚6和7是直接置9端；管脚4和13是空脚；管脚5是电源端；管脚10是“地”端；管脚12是二进制输出端；管脚9、8、11是由低位到高位排列的五进制计数器的输出端。74LS90共有14个管脚。计数器在控制、分频、测量等电路中应用非常广泛，所三.

集成计数器74LS90构成2-5-10进制计数器的方法如下：②1脚CPB作为时钟脉冲输入端，QD、QC、QB作为输出端，有效状态为000、001、010、011、100，可构成一个五进制计数器。

CP

74LS90S91S92QCCPACPBR01R02UCC＋5VQBQDQA空GND空③构成十进制计数器的方法有两种：14脚CPA作为CP输入端时，输出端由高到低的排列顺序为QD~QA，构成一个8421BCD码二—十进制计数器；1脚CPB作为CP输入端，输出为QA~QD时可构成一个5421BCD码二—十进制计数器。如下图所示：

CP

74LS90S91S92QCCPACPBR01R02UCC＋5VQBQDQA空GND空①14脚CPA作为时钟脉冲输入端，12脚QA作为输出端，可构成一个一位二进制计数器。集成计数器74LS90构成2-5-10进制计数器的方60进制计数器

集成计数器74LS90的功能扩展：00~99任意计数64进制计数器

利用两片74LS90构成个位片和十位片，采用预置数法(不存在无效态)和反馈复位法(图示，存在无效态十位6，个位10/十位6，个位4，故有效态只有00~59/00~63)可构成00~99任意进制计数器。60进制计数器集成计数器74LS90的功能扩展：0074LS90集成电路芯片的功能真值表输入输出RO1

RO2

S91

S92

CPA

CPBQD

QC

QB

QA110×××000011×0××0000××11××1001×0×0↓

0二进制计数×00×0

↓五进制计数0××0↓QA8421BCD码十进制计数0×0×QD↓5421BCD码十进制计数四、同步二进制计数器（略）74LS90集成电路芯片的功能真值表输入输出RO

用四位二进制代码可以表示一位十进制数，如最常用的8421BCD码。8421BCD码对应十进制数时只能从0000取到1001来表示十进制的0~9十个数码，而后面的1010~1111六个8421BCD代码则在对应的十进制数中不存在，称它们为无效码。因此，采用8421BCD码计数时，计至第十个时钟脉冲时，十进制计数器的输出应从“1001”跳变到“0000”，完成一次十进制数的有效码循环。我们以十进制同步加计数器为例，介绍这类逻辑电路的工作原理。五、同步非二进制计数器用四位二进制代码可以表示一位十进制数，如最常用的84

图示同步十进制计数器由四位JK触发器及四个与门所构成。首先由电路结构写出各位触发器的驱动方程和次态方程如下：驱动方程次态方程图示同步十进制计数器由四位JK触发器及四个与门所构驱由次态方程可写出同步十进制计数器的状态转换真值表：CPQ3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+11↓000000012↓000100103↓001000114↓001101005↓010001016↓010101107↓011001118↓011111009↓1000100110↓1001回零进位无效码101010111011010011001101110101001110111111110100由次态方程可写出同步十进制计数器的状态转换真值表：CPQ3Q由状态转换真值表可画出该计数器的状态转换图如下：1010101111011100000000010010001101001111100110000111011001011110Q3Q2Q1Q0有效循环体无效码无效码无效码

观察状态转换图可知，该计数器如果在计数开始时处在无效码状态，可自行进入有效循环体，具有自启动能力。

所谓自启动能力：指时序逻辑电路中某计数器中的无效状态码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效状态码不再出现的能力。由状态转换真值表可画出该计数器的状态转换图如下：101010六、集成同步二进制计数器74LS161是16脚的集成二进制同步计数器，为上升沿触发，具有以下功能：2、同步并行预置数；3、计数；4、保持；1、异步清零；其中CO为进位输出端。74161的功能表01111Cr清零×0111LD预置××××0××011PT输入使能×↑××↑CP时钟××××d3d2d1d0××××××××××××D

C

B

A预置数据输入0000d3d2d1d0保持保持计数QDQCQBQA输出工作模式异步清零同步置数数据保持数据保持加法计数41235671516CPABCGNDQDQCQBUcc74LS161891011121413CrDDLPTQACO·六、集成同步二进制计数器2、同步并行预置数；3、计数；4、保例11-6：试用CT74LS161构成十进制计数器例11-6：试用CT74LS161构成十进制计数器74LS161利用清零端或置数端可构成N进制计数器。下图所示为用一片74LS161构成12进制计数器的两种方法：将状态1100反馈到清零端异步置零将状态1011预置到置数端同步置数74LS161利用清零端或置数端可构成N进制计

上述两种方法的比较：

用异步归零构成十二进制计数器，存在一个极短暂的过渡状态1100，实为无效态。十二进制计数器从状态0000开始计数，计到状态1011时，再来一个CP计数脉冲，电路应该立即归零。然而用异步归零法所得到的十二进制计数器，不是立即归零，而是先转换到状态1100，借助1100的译码使电路归零，随后变为初始状态0000。上述两种方法的比较：用异步归零构成十二进制计用74LS161构成256进制和60进制计数器

高位片计数到0011时，低位片所计数为16×3=48，之后低位片继续计数到1100，与非门输出0，将两片计数器同时清零。即过渡态为十进制数60，对应二进制数为00111100。16×16=256用74LS161构成256进制和60进制计数器高位片CT74LS160CPQ0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CRLD七、集成十进制同步计数器（CT74LS160）

“160”为异步置

0CT74LS160CPQ0Q1Q2Q3COD0CTTCTPCCO=CTT·Q3Q0CO=Q3Q0CO=CTT·Q3Q0

异步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR输出输入CT74LS160的功能表

进位输出CO

在输入第9个脉冲时为高电平，在输入第10个脉冲时输出下降沿。CO=CTT·Q3Q0CO=Q3Q0CO

CT74LS160与CT74LS161有何不同？十进制计数器

CT74LS160与二进制计数器

74LS161比较

CT74LS160CPQ0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CRLDCT74LS161CPQ0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CRLD◆逻辑符号形式一样。

◆输入端用法一样。

◆“160”输出

1位8421BCD码；

“161”输出4位二进制数。CT74LS160与CT74LS161有何不同？十进CT74LS160的计数态序表

00001010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序CT74LS161(163)的计数态序表

CT74LS160的计数态序表00001010019000[例]

试用CT74LS160构成七进制计数器。解：①写出S7

的二进制代码②写出反馈置数函数③画电路图S7

=0111CR=Q2Q1Q0方法之一：利用异步置0

功能实现。CT74LS160Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1&1××××2.集成十进制计数器应用举例[例]试用CT74LS160构成七进制计数器。解：①方法之二：利用同步置数功能实现。①写出S7-1

的二进制代码②写出反馈置数函数③画电路图S7-1=S6=0110LD=Q2Q1CT74LS160Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1&1方案1：设计数器从Q3Q2Q1Q0=0000状态开始计数，

因此，取D3D2D1D0=0000。方法之二：利用同步置数功能实现。①写出S7-1的二进方案2：用“160”的后七个状态0011~1001实现七进制计数。0000010110019000018011107001106010105000104011003001002010001000000COQ0Q1Q2Q3进位输出计数器状态计数顺序

也可取

D3D2D1D0=0011LD=COCO=Q3Q0

取

D3D2D1D0=0011LD=Q3Q0方案2：用“160”的后七个状态0011~10取D3D2D1D0=0011，LD=COCT74LS160Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1111100方案2：用“160”的后七个状态0011~1001实现七进制计数。利用同步置数功能实现。取D3D2D1D0=0011，LD=

何谓计数器的“自启动”能力？

你会做吗？试用74LS90集成计数器构成一个12进制计数器，要求用反馈预置数法实现。

试述时序逻辑电路的分析步骤。你掌握了根据次态方程写功能真值表的方法吗？

检验学习结果试用74LS161集成计数器构成一个60进制计数器，要求用反馈清零法实现。

何谓计数器的你会做吗？试用74LS90集成计数器构成一回顾JK触发器的逻辑功能有几种？分别是什么？J、K的状态值又分别等于多少？怎样可构成一个T触发器？它具有什么逻辑功能？T’触发器的逻辑功能又是什么？JK触发器能否抑制“空翻”？主从型JK触发器是边沿触发吗？D触发器的基本结构组成分哪两大部分？属于何种触发方式？D触发器的逻辑功能有几种？分别是什么？D的状态值又分别等于多少？S+R=1(约束条件)Qn+1=S+R•

QnCP=1S·R=0写出RS触发器、JK触发器、D触发器的特征方程。回顾JK触发器的逻辑功能有几种？分别是什么？J、K的状态值又第11章时序逻辑电路11.1时序逻辑电路的分析11.2计数器11.3寄存器（JK）（D）第11章时序逻辑电路11.1时序逻辑电路的分析11.学习目的与要求了解时序逻辑电路的特点和一般分析方法；熟悉同步、异步时序逻辑电路的特点；掌握计数器的电路工作原理分析方法和步骤，了解其功能、分类及使用方法；掌握常用标准中规模计数器的逻辑功能与使用方法；学习目的与要求了解时序逻辑电路的特点和一般分析方法；11.1

时序逻辑电路的分析

由于触发器是时序逻辑电路的基本单元，因此它在时序逻辑电路中必不可少，有些类型的时序逻辑电路除了触发器，还含有一些组合逻辑门。本章介绍的计数器、寄存器与移位寄存器是时序逻辑电路的具体应用。

在数字电路中，凡任何时刻电路的稳态输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态者，都可以称为时序逻辑电路。这就是时序逻辑电路的定义或者说是它的逻辑功能特点。1.时序逻辑电路的特点11.1时序逻辑电路的分析由于触发器是时序逻辑

时序逻辑电路的结构组成可以用图示的方框图来表示。图中X代表输入信号，Y代表输出信号，Z代表存储电路的输入信号，Q代表存储电路的输出信号，同时也是组合逻辑电路的部分输入。

从电路框图来看，时序逻辑电路均包含作为存储单元的触发器。事实上，时序逻辑电路的状态，就是依靠触发器记忆和表示的，时序电路中可以没有组合逻辑电路，但不能没有触发器。

时序逻辑电路的结构组成可以用图示的方框图来表示。图中

时序逻辑电路的种类繁多，在科研、生产、生活中完成各种各样操作的例子也是千变万化、不胜枚举。通常时序逻辑电路的类型有：2.时序逻辑电路的分类（1）按功能可划分有计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。（2）按电路中触发器状态变化是否同步可分为同步时序电路和异步时序电路。（3）按输出信号的特性又可分为米莱型和莫尔型。（4）按能否编程又有可编程和不可编程时序电路之分。（5）按集成度的不同还可分为小规模（SSI）、中规模（MSI）、大规模（LSI）和超大规模（VLSI）之别。（6）按使用的开关元件类型可分有TTL型和CMOS型。时序逻辑电路的种类繁多，在科研、生产、生活中完成各

由时序逻辑电路的结构框图可以看出，各输入、输出信号之间存在着一定的关系，这些关系可以用一些方程式加以描述：

3.时序逻辑电路的功能描述

完整地描述时序逻辑电路的逻辑功能，离不开三个基本方程：输出方程、驱动方程和次态方程。时序逻辑电路的描述方法比组合逻辑电路复杂，通常要用到tn和tn+1两个相邻的离散时间，这两个相邻的离散时间对应了存储电路中的现态和次态两种不同状态所处的时刻。为了能把在一系列时钟脉冲操作下的电路状态转换全过程形象、直观地描述出来，常用的方法就是我们在第10章讲述的状态转换真值表、状态转换图、时序图等。这些方法我们将在对时序逻辑电路的分析过程中，更加具体地加以阐明。

由时序逻辑电路的结构框图可以看出，各输入、输出信3.

以下图所示3个T′触发器构成的时序逻辑电路为例，我们讨论其分析方法和步骤。CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”分析电路类型：1

时序逻辑电路中如果除CP时钟脉冲外，无其它输入信号，就属于莫尔型，若有其它输入信号时为米莱型；各位触发器的时钟脉冲共用同一个CP脉冲时称同步时序逻辑电路，若不是用同一个CP作为脉冲触发则称为异步时序逻辑电路。显然，此计数器电路是莫尔型异步时序逻辑电路。4.时序逻辑电路的基本分析方法以下图所示3个T′触发器构成的时序逻辑电路为例，我CCPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”写出电路相应方程式：2

对上述莫尔型电路只需写出时钟方程、驱动方程和次态方程。(1)驱动方程：(2)次态方程：(3)时钟方程：CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQCPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”3把驱动方程代入次态方程可得

计数器计数前都要清零，让三位触发器均处于“0”态时开始计数。由次态方程可知，各位触发器每来一次下跳沿计数脉冲状态都要翻转一次，其工作情况可用时序波形图来描述：CPQ0Q1Q2实现了二分频实现了四分频实现了八分频000001010011100101110111000001计数情况显然是从三位二进制数000计至111，共计8次完成一个循环，因此称为“模8”计数器。CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ

无论是时序波形图还是状态转换真值表，都反映了该计数器是从状态000开始计数，每来一个计数脉冲，二进制数值便加1，输入第8个计数脉冲时计满归零。作为整体，该电路可称为模8加计数器、或八进制加计数器。作状态转换真值表

异步计数器总是用低位输出推动相邻高位触发器，因此3个触发器的状态只能依次翻转，不能同步。异步计数器结构简单，但计数速度较慢。4无论是时序波形图还是状态转作状态转换真值表异作状态转换图5111110101100000001010011表示各位触发器输出数字的排序各位触发器输出二进制数的顺序称为有效循环体

从状态转换图中又可直观地看到计数器计数的顺序及“模”数。由于该计数器循环体中的8个二进制数就是三位触发器输出组合的全部，因此在计数开始前不清零就工作时，也可以由任何一个状态进入有效循环体。我们把这种能够在启动后自动进入有效循环体的能力称为自启动能力。如果计数器启动后状态不能自行够进入有效循环体，则称为不具有自启动能力。作状态转换图511111010110000000101001时序逻辑电路的分析步骤

从上述例子可以归纳出时序逻辑电路的一般分析步骤：①确定时序逻辑电路的类型。根据电路中各位触发器是否采用同一个时钟脉冲CP进行触发，可判断电路是同步时序逻辑电路还是异步时序逻辑电路；根据时序逻辑电路除CP端子外是否还有输入信号判断电路是米莱型还是莫尔型。②写出已知时序逻辑电路的各相应方程。包括驱动方程、次态方程、输出方程(莫尔型电路不包含输出方程)。当所分析电路属于异步时序逻辑电路时，还需写出各位触发器的时钟方程。③绘制状态转换真值表或状态转换图。依据是第2步所写出的各种方程。④指出时序逻辑电路的功能。主要根据状态转换真值表或状态转换图的结果。时序逻辑电路的分析步骤从上述例子可以归纳出时序逻辑电对图7-4所示时序逻辑电路进行分析，写出其功能真值表。

你会做吗？

你能正确判断出什么是米莱型时序逻辑电路和莫尔型时序逻辑电路吗？

如何区分同步时序逻辑电路和异步时序逻辑电路？

检验学习结果试述时序逻辑电路的分析步骤？

对图7-4所示时序逻辑电路进行分析，写出其功能真值表。你会CP1CP2CP3Q3nQ2nQ1nQ3n+1Q2n+1Q1n+11↓1↓0000012↓1↓2↓0010103↓3↓0100114↓2↓4↓0111005↓5↓1000006↓3↓6↓0000017↓7↓0010108↓4↓8↓010011CP1CP2CP3Q3nQ2nQ1nQ3n+1Q2n+1Q1电子技术基础第11章课件回顾什么叫时序逻辑电路？时序逻辑电路由哪两部分组成？按电路中触发器状态变化是否同步可分为

电路和

电路。按输出信号的特性又可分为

型和

型。完整地描述时序逻辑电路的逻辑功能，需列写哪三个基本方程？时序逻辑电路的分析步骤分别为哪四步？回顾什么叫时序逻辑电路？

计数器的种类很多。按其工作方式可分为同步计数器和异步计数器；按其进位制可分为二进制计数器、十进制计数器和任意进制计数器；按其功能又可分为加法计数器、减法计数器和加/减可逆计数器等。一、概念及分类计数器是时序逻辑电路的具体应用，用来统计并寄存输入脉冲个数，计数器的基本组成单元是各类触发器。

计数器中的“数”是用触发器的状态组合来表示的，在计数脉冲作用下使一组触发器的状态逐个转换成不同的状态组合来表示数的增加或减少，即可达到计数的目的。计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通常将一次循环所包含的状态总数称为计数器的“模”，用“M”表示。11.2

集成计数器计数器的种类很多。按其工作方式可分为同步计数器和异步

当时序逻辑电路的触发器位数为n，电路状态按二进制数的自然态序循环，经历2n个独立状态时，称此电路为二进制计数器。二、异步二进制计数器的分析CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2C结构原理：三个JK触发器可构成一个“模8”二进制计数器。触发器F0用时钟脉冲CP触发，F1用Q0触发，F2用Q1触发；三位JK触发器均接成T′触发器—让输入端恒为高电平1；计数器计数状态下清零端应悬空为“1”。（如上一节的分析例题，就是一个三位触发器构成的二进制计数器。）Q1“1”当时序逻辑电路的触发器位数为n，电路状态按二进制数二

分析：图中各位触发器均为上升沿触发的D触发器。由于各位D触发器的输入D端与它们各自输出的非联在一起，所以，F0在每一个时钟脉冲上升沿到来时翻转一次。F1在Q0由1变0时翻转，F2在Q1由1变0时翻转，F3在Q2由1变0时翻转。用D触发器构成的异步四位二进制加计数器00010010001101000101011001111000100110101011110011011110111100000000分析：图中各位触发器均为上升沿触发的D触发器。由于各举例三个JK触发器都接成T触发器，连接同一个CP，且前一级输出作为后一级输入，试分析电路功能。分析

各位触发器共用一个CP，因此是同步时序逻辑电路；该电路除CP端子没有其他端子，因此是莫尔型时序电路，结论：同步的莫尔型时序逻辑电路。判断该时序逻辑电路的类型1写出电路的驱动方程和次态方程2驱动方程：举例三个JK触发器都接成T触发器，连接同一个CP，且前一级输驱动方程代入各位触发器特征方程可得次态方程为：根据次态方程填写状态转换真值表3CPQ2Q1Q0Q2n+1Q1n+1Q0n+11↓0000012↓0010103↓0100114↓0111005↓1001016↓1011107↓1101118↓111000驱动方程代入各位触发器特征方程可得次态方程为：根据次态方程填根据状态转换真值表画出状态转换图111110101100000001010011

由状态转换真值表可判断出该电路是一个同步模8的二进制加计数器。指出电路功能4根据状态转换真值表画出状态转换图11111010110000

计数器在控制、分频、测量等电路中应用非常广泛，所以具有计数功能的集成电路种类较多。常用的集成芯片有74LS161、74LS90、74LS197、74LS160、74LS92等。我们将以74LS161、74LS160、74LS90为例，介绍集成计数器芯片电路的功能及正确的使用方法。三.集成异步计数器CT74LS90

集成计数器74LS90的管脚1和14分别是五进制、二进制计数器的时钟脉冲输入端；管脚2和3是直接清零端；管脚6和7是直接置9端；管脚4和13是空脚；管脚5是电源端；管脚10是“地”端；管脚12是二进制输出端；管脚9、8、11是由低位到高位排列的五进制计数器的输出端。74LS90共有14个管脚。计数器在控制、分频、测量等电路中应用非常广泛，所三.

集成计数器74LS90构成2-5-10进制计数器的方法如下：②1脚CPB作为时钟脉冲输入端，QD、QC、QB作为输出端，有效状态为000、001、010、011、100，可构成一个五进制计数器。

CP

74LS90S91S92QCCPACPBR01R02UCC＋5VQBQDQA空GND空③构成十进制计数器的方法有两种：14脚CPA作为CP输入端时，输出端由高到低的排列顺序为QD~QA，构成一个8421BCD码二—十进制计数器；1脚CPB作为CP输入端，输出为QA~QD时可构成一个5421BCD码二—十进制计数器。如下图所示：

CP

74LS90S91S92QCCPACPBR01R02UCC＋5VQBQDQA空GND空①14脚CPA作为时钟脉冲输入端，12脚QA作为输出端，可构成一个一位二进制计数器。集成计数器74LS90构成2-5-10进制计数器的方60进制计数器

集成计数器74LS90的功能扩展：00~99任意计数64进制计数器

利用两片74LS90构成个位片和十位片，采用预置数法(不存在无效态)和反馈复位法(图示，存在无效态十位6，个位10/十位6，个位4，故有效态只有00~59/00~63)可构成00~99任意进制计数器。60进制计数器集成计数器74LS90的功能扩展：0074LS90集成电路芯片的功能真值表输入输出RO1

RO2

S91

S92

CPA

CPBQD

QC

QB

QA110×××000011×0××0000××11××1001×0×0↓

0二进制计数×00×0

↓五进制计数0××0↓QA8421BCD码十进制计数0×0×QD↓5421BCD码十进制计数四、同步二进制计数器（略）74LS90集成电路芯片的功能真值表输入输出RO

用四位二进制代码可以表示一位十进制数，如最常用的8421BCD码。8421BCD码对应十进制数时只能从0000取到1001来表示十进制的0~9十个数码，而后面的1010~1111六个8421BCD代码则在对应的十进制数中不存在，称它们为无效码。因此，采用8421BCD码计数时，计至第十个时钟脉冲时，十进制计数器的输出应从“1001”跳变到“0000”，完成一次十进制数的有效码循环。我们以十进制同步加计数器为例，介绍这类逻辑电路的工作原理。五、同步非二进制计数器用四位二进制代码可以表示一位十进制数，如最常用的84

图示同步十进制计数器由四位JK触发器及四个与门所构成。首先由电路结构写出各位触发器的驱动方程和次态方程如下：驱动方程次态方程图示同步十进制计数器由四位JK触发器及四个与门所构驱由次态方程可写出同步十进制计数器的状态转换真值表：CPQ3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+11↓000000012↓000100103↓001000114↓001101005↓010001016↓010101107↓011001118↓011111009↓1000100110↓1001回零进位无效码101010111011010011001101110101001110111111110100由次态方程可写出同步十进制计数器的状态转换真值表：CPQ3Q由状态转换真值表可画出该计数器的状态转换图如下：1010101111011100000000010010001101001111100110000111011001011110Q3Q2Q1Q0有效循环体无效码无效码无效码

观察状态转换图可知，该计数器如果在计数开始时处在无效码状态，可自行进入有效循环体，具有自启动能力。

所谓自启动能力：指时序逻辑电路中某计数器中的无效状态码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效状态码不再出现的能力。由状态转换真值表可画出该计数器的状态转换图如下：101010六、集成同步二进制计数器74LS161是16脚的集成二进制同步计数器，为上升沿触发，具有以下功能：2、同步并行预置数；3、计数；4、保持；1、异步清零；其中CO为进位输出端。74161的功能表01111Cr清零×0111LD预置××××0××011PT输入使能×↑××↑CP时钟××××d3d2d1d0××××××××××××D

C

B

A预置数据输入0000d3d2d1d0保持保持计数QDQCQBQA输出工作模式异步清零同步置数数据保持数据保持加法计数41235671516CPABCGNDQDQCQBUcc74LS161891011121413CrDDLPTQACO·六、集成同步二进制计数器2、同步并行预置数；3、计数；4、保例11-6：试用CT74LS161构成十进制计数器例11-6：试用CT74LS161构成十进制计数器74LS161利用清零端或置数端可构成N进制计数器。下图所示为用一片74LS161构成12进制计数器的两种方法：将状态1100反馈到清零端异步置零将状态1011预置到置数端同步置数74LS161利用清零端或置数端可构成N进制计

上述两种方法的比较：

用异步归零构成十二进制计数器，存在一个极短暂的过渡状态1100，实为无效态。十二进制计数器从状态0000开始计数，计到状态1011时，再来一个CP计数脉冲，电路应该立即归零。然而用异步归零法所得到的十二进制计数器，不是立即归零，而是先转换到状态1100，借助1100的译码使电路归零，随后变为初始状态0000。上述两种方法的比较：用异步归零构成十二进制计用74LS161构成256进制和60进制计数器

高位片计数到0011时，低位片所计数为16×3=48，之后低位片继续计数到1100，与非门输出0，将两片计数器同时清零。即过渡态为十进制数60，对应二进制数为00111100。16×16=256用74LS161构成256进制和60进制计数器高位片CT74LS160CPQ0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CRLD七、集成十进制同步计数器（CT74LS160）

“160”为异步置

0CT74LS160CPQ0Q1Q2Q3COD0CTTCTPCCO=CTT·Q3Q0CO=Q3Q0CO=CTT·Q