数字电子技术基础：第三章-逻辑门电路课件

第三章

逻辑门电路本章内容二极管、BJT管、MOS管的开关特性CMOS逻辑门电路TTL逻辑门电路*射极耦合(ECL)逻辑门电路*CMOS与TTL门电路的接口（电平转换）第三章逻辑门电路本章内容二极管、BJT管、MOS管的1教学基本要求：1、了解半导体器件的开关特性。2、熟练掌握基本门电路（非、与非、或非、异或门）的逻辑功能。3、掌握三态(TS)门、传输(TG)门、OD门、OC门的特殊结构和工作特点。4、掌握逻辑门的主要电气特性参数5、了解逻辑门在应用中的接口问题。教学基本要求：1、了解半导体器件的开关特性。21、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门数字集成电路简介1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、31.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路

4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低

74标准系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路数字集成电路简介1.CMOS集成电路:4000系列74HC74HCT7443.1概述门电路：实现基本逻辑/复合逻辑运算的单元电路缺点：功耗较大/速度较慢逻辑状态的描述——正逻辑：高电平→1，低电平→0负逻辑：高电平→0，低电平→13.1概述门电路：实现基本逻辑/复合逻辑运算的单元电路缺点5逻辑门电路的一般特性1.输入和输出的高、低电平

vO

vI

驱动门G1

负载门G2

1

1

输出高电平的下限值

VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值

VOH(max)输出高电平+VDD

VOH(min)VOL(max)

0

G1门vO范围

vO

输出低电平

输入高电平VIH(min)

VIL(max)

+VDD

0

G2门vI范围

输入低电平

vI

逻辑门电路的一般特性1.输入和输出的高、低电平vOvI6VNH

—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限：2.噪声容限VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力1

驱动门vo1

负载门

vI噪声

VNH—当前级门输出高电平的最小负载门输入高电平时的噪声7类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间

tPHL

输出

50%

90%

50%

10%

tPLH

tf

tr

输入

50%

50%

10%

90%

类型74HC74HCT74LVC74AUCtPLH或tPHL84.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。5.延时功耗积是速度功耗综合性的指标.延时功耗积，用符号DP表示 扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗4.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电9扇出数：是指其在正常工作情况下，能驱动同类门电路的最大数目。

（a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。

高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流为。扇出数：是指其在正常工作情况下，能驱动同类门电路的最大数目。10(b)带灌电流负载当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。IOL：驱动门的输出端为低电平电流 IIL：负载门输入端电流之和 (b)带灌电流负载当负载门的个数增加时，总的灌电113.2半导体二极管门电路3.2.1半导体二极管的开关特性VI=VIH=VCCD截止，VO=VOH=VCC

二极管开关电路VI=VIL=0D导通，VO=VOL=0.7V3.2半导体二极管门电路3.2.1半导体二极管的开关特性12二极管伏安特性的近似描述(几种等效模型)二极管伏安特性的近似描述(几种等效模型)13二极管的动态电流波形反向恢复时间tre：数纳秒二极管的动态电流波形反向恢复时间tre：数纳秒143.2.2二极管与门ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V设VCC=5VA、B输入：VIH=3V，VIL=0V二极管导通压降VDF=0.7V输出高、低电平存在一定偏移，不利于门电路的级联。不能放大，负载驱动能力差。3.2.2二极管与门ABY0V0V0.7V0V3V0.7153.2.3二极管或门ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V设VCC=5VA、B输入：VIH=3V，VIL=0V二极管导通压降VDF=0.7V输出电平仍有一定偏移，不利于门电路级联。负载驱动能力差。3.2.3二极管或门ABY0V0V0V0V3V2.163.3CMOS逻辑门3.3.1

MOS开关及其等效电路3.3.2

CMOS反相器的工作原理及传输特性3.3.5其他逻辑功能的CMOS门电路CMOS漏极开路（OD）门CMOS传输（TG）门3.3.4

CMOS反相器的动态特性CMOS三态输出（TS）门3.3.3

CMOS反相器的静态特性3.3CMOS逻辑门3.3.1MOS开关及其等效电173.3.1

MOS开关及其等效电路：MOS管工作在可变电阻区，输出低电平:MOS管截止，输出高电平当υI

<VT当υI

>VT3.3.1MOS开关及其等效电路：MOS管工作在可变电阻区18MOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”输出为低电平。当输入为低电平时：当输入为高电平时：MOS管相当于一个由vGS控制的MOS管工作在可变电阻区，M193.3.2

CMOS反相器一、工作原理AY1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V0V-10V截止导通10V10V10V0V导通截止0VVTN=2VVTP=-2V逻辑图逻辑表达式vi(A)0vO(Y)1真值表10CMOS门的静态功耗极小！3.3.2CMOS反相器一、工作原理AY1+VDD+1020二、电压传输特性和电流传输特性VTN电压传输特性二、电压传输特性和电流传输特性VTN电压传输特性21三、输入噪声容限VDD0V可以通过提高VDD，提高噪声容限。三、输入噪声容限VDD0V可以通过提高VDD，提高噪声容限。223.3.3CMOS反相器的静态输入、输出特性一、输入特性（输入电压与输入电流间的关系）1.MOS管栅极与衬底间的SiO2层可等效为电容，绝缘层非常薄，易被击穿（耐压100V），应采取保护措施。74HC系列4000系列3.3.3CMOS反相器的静态输入、输出特性一、输入特性23二、输出特性

当时,T1截止、T2管导通。由于T2管存在导通内阻，故输出低电平随IOL增加而提高。低电平输出特性VOL(MAX)VDD↑(VH↑)→T2管导通内阻RON↓VOL(MAX)IOL(MAX)→IOL(MAX)→IOL(MAX)↑二、输出特性当时,T1截止、T2管导通。242.高电平输出特性当时，T2截止、T1导通。IOH方向与规定负载电流方向相反。VOH随IOH增加而下降。VOH(MIN)IOH(MAX)VOH(MIN)→IOH(MAX)VDD↑(VH↑)→T1管导通内阻RON↓→IOL(MAX)↑2.高电平输出特性当时，T2截止、T1导253.3.4CMOS反相器的动态特性在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：<10ns。

带电容负载3.3.4CMOS反相器的动态特性在由于电路具有互补对26动态功耗PD=PC+PTCMOS反相器从一个稳定状态转变到另一个稳定状态时所产生的功耗分布电容CL充放电引起的功耗：2DDLCfVCP=CMOS管瞬时交替导通引起的功耗：CMOS反相器的PD与f和VDD2动态功耗PD=PC+PTCMOS反相器从一个稳定状态转变到另27A

BTN1TP1

TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1110与非门1.CMOS与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构(b)工作原理VTN=2VVTP=-2V0V10V怎样增加与非门的输入端?增加输入端，会带来什么问题?3.3.5其他类型的CMOS逻辑门

一、其他功能的CMOS逻辑门

ABTN1TP1TN2TP2L028或非门2.CMOS或非门+VDD+10VTP1TN1TN2TP2ABLA

BTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000AB≥10V10VVTN=2VVTP=-2V增加输入端，会带来什么问题?或非门2.CMOS或非门+VDD+10VTP1TN1TN229=A⊙B3.异或门电路=A⊙B3.异或门电路304.带缓冲级的CMOS门电路4.带缓冲级的CMOS门电路311）CMOS漏极开路门的提出对于推拉式输出的逻辑门而言，其输出端具有低阻输出特性。若将多个门的输出端短接，即“线与”连接时，往往因各输出端的逻辑运算状态不同，在电源与地之间出现一条低阻通路，产生较大电流，易导致器件损毁。二、CMOS漏极开路（OD）门+VDDTN1TN2AB+VDDCD011）CMOS漏极开路门的提出对于推拉式输出的逻辑门而言，二、32+VDDVSSTP1TN1TP2TN2ABL2）OD门的电路结构、逻辑符号与主要用途用途：可实现“线与”逻辑功能;电路逻辑符号(b)与非逻辑不变OD门输出“线与”连接(a)工作时必须外接电源和电阻;可实现输出逻辑电平变换;可灵活配置上拉负载的供电电源。2+VDDVSSTP1TN1TP2TN2ABL2）OD门的333)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）

。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。3)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的34最不利的情况：只有一个OD门导通，110为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOL时+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)最不利的情况：110为保证低电平输出OD门的输出电流不能超过35当VO=VOH时+VDDRP&&&&n…&m&…111IIH（total)I0H（total)为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)：

当VO=VOH时+VDDRP&&&&n…&m&…111II36三、CMOS传输门(双向模拟开关)

1.CMOS传输门电路电路逻辑符号υI

/υOυo/υIC等效电路三、CMOS传输门(双向模拟开关)1.CMOS传输门电372.CMOS传输门电路的工作原理

设TP:|VTP|=2V，TN:VTN=2VI的变化范围为－5V到+5V。5V+5V5V到+5VGSN<VTN,TN截止GSP=5V(-5V到+5V)=(10到0)V开关断开，不能转送信号GSN=-5V(－5V到+5V)=(0到-10)VGSP>0,TP截止1）当c=0，c=1时c=0=-5V，c

=1=+5V2.CMOS传输门电路的工作原理设TP:|VTP|=238

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V5VGSP=5V

(－3V~+5V)=2V~10VGSN=5V(－5V~+3V)=(10~2)Vb、I=3V~5VGSN>VTN,TN导通a、I=5V~3VTN、TP同时导通GSP>|VT|,TP导通C、I=3V~3V2）当c=1，c=0时I=5V~5VRonCTPvO/vIvI/vO+5V–5VTN39TG门典型应用用CMOS传输门和各种CMOS逻辑门，可组合成复杂的逻辑电路。如异或门（P98例）、数据选择器、触发器‥‥‥构成双向模拟开关——可用来传输连续变化的模拟电压信号，也可用来传输数字电压信号。C=0时，开关被切断，VO=0；C=1时，开关接通，计入内阻RonTG门典型应用用CMOS传输门和各种CMOS逻辑门，可组合成40TG门组成的数据选择器C=0TG1导通,TG2断开

L=XTG2导通,TG1断开L=YC=1TG门组成的数据选择器C=0TG1导通,TG2断开TG41四、三态(TS)输出的CMOS门电路10011截止导通111高阻

×0输出L输入A使能EN001100截止导通010截止截止A1逻辑功能：高电平有效的同相逻辑门（三态缓冲门）01a.三态输出缓冲门四、三态(TS)输出的CMOS门电路10011截止导通1420b.三态输出反相器0001111逻辑功能：低电平有效的三态输出反相器0b.三态输出反相器0001111逻辑功能：低电平有效的43TS门典型应用①连接成总线结构②实现双向数据传输。EN=1，DO反相传输至总线；

EN=0，由总线接收DI数据。TS门典型应用①连接成总线结构②实现双向数据传输。EN=44CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数系列传输延迟时间tpd/ns(CL=15pF)功耗P/mW(f=1MHz)延时功耗积DP/pJ4000B7510133.82.9110574HC1.51574HCT11374LVC04BiCMOS0.060.0003~7.50.2280.00087~223.3.7CMOS逻辑门电路的各种系列及主要性能CMOS门电路各系列的主要性能比较CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或453.5TTL逻辑门3.5.1

BJT的开关特性3.5.2

TTL反相器的工作原理3.5.3

TTL反相器的静态特性3.5.4

TTL反相器的动态特性3.5.5其他类型的TTL逻辑门电路3.5.6

TTL门电路的改进系列其他功能的TTL逻辑门集电极开路（OC）门TTL三态（TS）门3.5TTL逻辑门3.5.1BJT的开关特性3.5.2463.5.1

BJT的开关特性iB0，iC0，vO＝VCE≈VCC，c、e极之间近似于开路,vI=0V时:iB0，iC0，vO＝VCE≈0.2V，c、e极之间近似于短路,vI=5V时:3.5.1BJT的开关特性iB0，iC0，vO＝VC47iC＝ICS≈很小，约为数百欧，相当于开关闭合可变很大，约为数百千欧，相当于开关断开c、e间等效内阻VCES≈0.2~0.3VVCE＝VCC－iCRcVCEO≈VCC管压降

且不随iB增加而增加ic

≈iBiC≈0集电极电流发射结和集电结均为正偏发射结正偏，集电结反偏发射结和集电结均为反偏偏置情况工作特点iB>iB≈0条件饱和放大截止工作状态BJT的开关条件0<iB<iC＝ICS≈很小，约为数百欧，相当于开关可变很大，约为48BJT的开关时间从截止到饱和导通开通时间ton(=td+tr)从饱和导通到截止关闭时间toff(=ts+tf)BJT饱和与截止两种状态的相互转换需要一定的时间才能完成。BJT的开关时间从截止到饱和导通从饱和导通到截止BJT饱和与49

CL的充、放电过程均需经历一定的时间，必然会增加输出电压O波形的上升时间和下降时间，导致基本BJT反相器的开关速度不高。3.5.2

TTL反相器的工作原理若带电容负载故需设计有较快开关速度的实用型TTL门电路。

引例：基本BJT反相器的动态性能此外，为了提高低电平输出的带负载能力，往往使BJT深饱和。但其退出饱和的耗时增加，也影响着反相器的快速开关。 CL的充、放电过程均需经历一定3.5.2TTL反相器的工50输出级T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。倒相级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T4和T5输出级的驱动信号；输入级倒相级输出级一、TTL反相器电路组成输入级T1和电阻Rb1组成。用于提高电路的开关速度

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

负载

Re2

1KW

VCC(5V)

5输出级倒相级T2和电阻Rc2、Re2组成，从T2的集电结和发51二、TTL反相器的工作原理（逻辑关系、电气性能改善）

（1）当输入为低电平（I

=0.2V）T1深度饱和截止导通导通截止饱和低电平T4DT5T2T1输入高电平输出T2、

T5截止，T4、D导通5二、TTL反相器的工作原理（逻辑关系、电气性能改善）（152（2）当输入为高电平（I=3.6V）T3饱和导通，T4和D截止。T1:倒置放大C1←→E1输出为低电平：vO=vC3=VCES3=0.2V5（2）当输入为高电平（I=3.6V）T3饱和导通，530110输出Y输入A逻辑真值表

逻辑表达式

Y=A

饱和截止T4低电平截止截止饱和倒置工作高电平高电平导通导通截止饱和低电平输出D4T5T2T1输入AY50110输出Y输入A逻辑真值表逻辑表达式饱和截54（3）采用输入级以提高工作速度

当TTL反相器I由3.6V变0.2V的瞬间

T2、T3管的状态变化滞后于T1管，仍处于导通状态。T1管Je正偏、Jc反偏，T1工作在放大状态。T1管射极电流（1+1）

iB1很快地从T2的基区抽走超量存储电荷→T2快速退出饱和，进入放大。T2管退出饱和后，VC2↑→T4、D导通，为IC5提供了通路→T5基区的超量存储电荷得以泄放→输出低电平快速转换为高电平。5（3）采用输入级以提高工作速度当TTL反相器I由3.655（4）采用推拉式输出级以提高开关速度和带负载能力当O=0.2V时T4截止，T5饱和导通，其饱和电流全部用来驱动负载。a)带负载能力5（4）采用推拉式输出级以提高开关速度和带负载能力当O=0.56当O=3.6V时O由低到高电平跳变的瞬间，CL充电，其时间常数很小使输出波形上升沿陡直。而当O由高变低后，CL很快放电，输出波形的下降沿也很好。T3截止，T4组成的电压跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。输出端接负载电容CL时，b)输出级对提高开关速度的作用5当O=3.6V时O由低到高电平跳变的瞬间，CL充电，其时57三、电压传输特性输入保护二极管三、电压传输特性输入保护二极管58数字电子技术基础：第三章-逻辑门电路课件593.5.3TTL反相器的静态特性一、输入伏安特性iIIIS输入短路电流IIH高电平输入电流3.5.3TTL反相器的静态特性一、输入伏安特性iIII60二、输出特性a.VO=VOH时VOH(MIX)IL(MAX)二、输出特性a.VO=VOH时VOH(MIX)IL(MA61二、输出特性b.VO=VOL时VOL(MAX)IL(MAX)二、输出特性b.VO=VOL时VOL(MAX)IL(MA62三、输入端负载特性1.4RonRoffVOL(MAX)Ron开门电阻：Rp>Ron时，T5管饱和，VO=VOLRoff关门电阻：Rp<Ron时，T5管截止，VO=VOH三、输入端负载特性1.4RonRoffVOL(MAX)Ron633.5.4TTL反相器的动态特性一、传输延迟时间现象原因T5处于深度饱和状态，因此另外，D、T器件存在结电容；电路中还存在着分布电容。3.5.4TTL反相器的动态特性一、传输延迟时间64三、电源的动态尖峰电流三、电源的动态尖峰电流65动态尖峰电流输出电平由低跳变到高的时候，T5处于深度饱和状态，T4的导通会先于T5的截止，因此会出现短时间的T4和T5同时导通的状态，产生很大的瞬态电流。动态尖峰电流输出电平由低跳变到高的时候，T5处于深度饱和状663.5.5其他类型的TTL门电路一、其他逻辑功能的TTL门电路1.与非门多发射极BJT3.5.5其他类型的TTL门电路一、其他逻辑功能的TTL67Y2.TTL或非门

A、B中至少有一个为高电平:若A、B均为低电平:T2A和T2B均将截止，T3截止。T4和D饱和，输出为高电平。T2A或T2B将饱和，T3饱和，T4截止，输出为低电平。逻辑表达式线与线或Y2.TTL或非门A、B中至少有一个为高电平:若A、B均683.TTL与或非门

3.TTL与或非门694.TTL异或门

4.TTL异或门70vOHvOL输出为高电平的逻辑门工作于截止状态，其输出级容易损坏。

(RC4功耗大)二、集电极开路输出的逻辑门(OC门)

vOHvOL输出为高电平的逻辑门工作于截止状态，其输出71a）OC与非门电路结构b）使用时的外电路连接c）逻辑功能L=ABOC门输出端连接实现线与VCC2RPa）OC与非门电路结构b）使用时的外电路连接c）逻辑功72外接负载电阻RL的计算nICEOmIIH“1”“0”m’IIS≥1外接负载电阻RL的计算nICEOmIIH“1”“0”m’II73三、三态输出的TTL门(TS门)

当EN=3.6V时00111011101001BA输出端L数据输入端EN三态与非门真值表当EN=0.2V时××ZABCS

&

L

ENEN11×00100三、三态输出的TTL门(TS门)当EN=3.6V时007401×0100低电平有效的三态(TS)与非门

01×0100低电平有效的三态(TS)与非门753.5.6TTL电路的改进系列一、高速系列74H/54H（High-SpeedTTL）1、电路的改进(1)输出级采用复合管（减小输出电阻Ro）(2)减少各电阻值2.性能特点速度提高的同时功耗也增加3.5.6TTL电路的改进系列一、高速系列74H/54H76二、肖特基系列74S/54S（SchottkyTTL）1)电路改进（1）采用抗饱和三极管（2）用有源泄放电路代替74H系列中的R3（3）减小电阻值2)性能特点速度进一步提高，电压传输特性没有线性区，但功耗增大。二、肖特基系列74S/54S（SchottkyTTL）1)77三、低功耗肖特基系列 74LS/54LS（Low-PowerSchottkyTTL）四、先进的肖特基系列，先进的低功耗肖特基系列74AS,74ALS（AdvancedLow-PowerSchottkyTTL）五、快速TTL系列74F(FastTTL)*3.6其他类型的双极型数字集成电路DTL：输入为二极管门电路，速度低，已经不用HTL：电源电压高，Vth高，抗干扰性好，已被CMOS替代ECL：非饱和逻辑，速度快，普遍用于高速数字系统I2L：属饱和逻辑，电路结构简单，用于LSIC内部电路三、低功耗肖特基系列78特点:功耗低、速度快、驱动力强*3.7Bi-CMOS门电路I为高电平:MN、M1和T2导通，MP、M2和T1截止，输出O为低电平。工作原理:M1的导通,迅速拉走T1的基区存储电荷;M2截止,MN的输出电流全部作为T2管的驱动电流,M1、

M2加快输出状态的转换特点:功耗低、速度快、驱动力强*3.7Bi-CMOS门电79I为低电平:MP、M2和T1导通，MN、M1和T2截止，输出O为高电平。T2基区的存储电荷通过M2而消散。

M1、M2加快输出状态的转换,电路的开关速度可得到改善M1截止，MP的输出电流全部作为T1的驱动电流。I为低电平:MP、M2和T1导通，MN、M1和T2T2基区803.5.1正负逻辑问题3.5逻辑描述中的几个问题3.5.2基本逻辑门的等效符号及其应用3.5.1正负逻辑问题3.5逻辑描述中的几个问题3.813.5.1正负逻辑问题1.正负逻辑的规定

01

10正逻辑负逻辑3.5逻辑描述中的几个问题正逻辑体制:将高电平用逻辑1表示，低电平用逻辑0表示负逻辑体制:将高电平用逻辑0表示，低电平用逻辑1表示3.5.1正负逻辑问题1.正负逻辑的规定0110正82

A

B

L

1

1

0

1

0

0

0

1

0

0

0

1

___与非门A

B

L

0

0

1

0

1

1

1

0

1

1

1

0

某电路输入与输出电平表A

B

L

L

L

H

L

H

H

H

L

H

H

H

L

采用正逻辑___或非门采用负逻辑与非

或非负逻辑正逻辑2.正负逻辑等效变换

与

或非

非ABL110100010001833.5.2基本逻辑门电路的等效符号及其应用1、基本逻辑门电路的等效符号与非门及其等效符号系统输入信号中，有的是高电平有效，有的是低电平有效。低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。3.5.2基本逻辑门电路的等效符号及其应用1、基本逻84或非门及其等效符号或非门及其等效符号85数字电子技术基础：第三章-逻辑门电路课件86

逻辑门等效符号的应用利用逻辑门等效符号，可实现对逻辑电路进行变换，以简化电路，能减少实现电路的门的种类。逻辑门等效符号的应用利用逻辑门等效符号，87end

控制电路逻辑门等效符号强调低电平有效L=0end控制电路逻辑门等效符号强调88如RE、AL都要求高电平有效，EN高电平有效如RE、AL都要求低电平有效，EN高电平有效如RE、AL都要求高电平有效，EN低电平有效如RE、AL都要求高电平有效，EN高电平有效如RE、AL都要89*3.8逻辑门电路使用中的几个实际问题3.8.1各种门电路之间的接口问题3.8.2门电路带负载时的接口问题*3.8逻辑门电路使用中的几个实际问题3.8.1各种门901)驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电压兼容性的问题）。在数字电路或系统的设计中，往往将TTL和CMOS两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：2)驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）；3.8.1各种门电路之间的接口问题1)驱动器件的输出电压必须处在负载器件所要求的输入电压范围，91vOvI驱动门

负载门1

1

VOH(min)vO

VOL(max)

vI

VIH(min)VIL(max)

负载器件所要求的输入电压VOH(min)≥VIH(min)VOL(max)≤VIL(max)vOvI驱动门负载门11VOH(min)vOVO92灌电流IILIOLIIL拉电流IIHIOHIIH10111…1n个01110…1n个对负载器件提供足够大的拉电流和灌电流

IOH(max)≥IIH(total)IOL(max)≥IIL(total)灌电流IILIOLIIL拉电流IIHIOHIIH10111…93驱动电路必须能为负载电路提供足够的驱动电流

驱动电路负载电路1、）VOH(min)≥VIH(min)2、）VOL(max)≤VIL(max)4、）IOL(max)≥IIL(total)驱动电路必须能为负载电路提供合乎相应标准的高、低电平IOH(max)≥IIH(total)3、）驱动电路必须能为负载电路提供足够的驱动电流驱动电路94一、CMOS门驱动TTL门VOH（min)=4.9VVOL(max)=0.1VTTL门（74系列）：VIH(min)=2VVIL(max)=0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min)≥VIH(min)VOL(max)≤VIL(max)带拉电流负载输出、输入电压带灌电流负载?CMOS门(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max)≥IIH(total)一、CMOS门驱动TTL门VOH（min)=4.9V95IIH（max)=004mAIIL（max)=1.6mA74系列：VIH（min)=2V，VIL(max)=0.8V&111…CMOS门74系列74LS系列74LS系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min)≥VIH(min)VOL(max)≤VIL(max)例用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。试验算此时的CMOS门电路是否过载？VOH（min)=3.84V，VOL(max)=0.33VIOH（max)=-4mAIOL（max)=4mA74HC00：IIH（max)=004mAIIL（max)=1.6mA7496总的输入电流IIL(total)=1.6mA+60.4mA=4mA灌电流情况

拉电流情况74HC00:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS门：IIH(max)=0.02mA总的输入电流IIH(total)=0.04mA+60.02mA=0.16mA

74HC00:IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS门：IIL(max)=0.4mA驱动电路能为负载电路提供足够的驱动电流&111…74HC74系列74LS系列总的输入电流IIL(total)=1.6mA+60.4mA97二、TTL门驱动CMOS门(如74HC）VOH(min)=2.7V

VIH(min)为3.5VTTL（74LS）：CMOS（74HC）：式2、3、4、都能满足，但式1VOH(min)≥VIH(min)不满足（

IO：TTL输出级T3截止管的漏电流）二、TTL门驱动CMOS门(如74HC）VOH(min)=98一、用门电路直接驱动显示器件3.8.2门电路带负载时的接口电路门电路的输入为低电平，输出为高电平时，LED发光 当输入信号为高电平，输出为低电平时,LED发光

一、用门电路直接驱动显示器件3.8.2门电路带负载时的99解：LED正常发光需要几mA的电流，并且导通时的压降VF为1.6V。根据附录A查得，当VCC=5V时，VOL=0.1V，IOL(max)=4mA，因此ID取值不能超过4mA。限流电阻的最小值为例3.6.2试用74HC04六个CMOS反相器中的一个作为接口电路，使门电路的输入为高电平时，LED导通发光。解：LED正常发光需要几mA的电流，并且导通时的压降VF为1100二、机电性负载接口用各种数字电路来控制机电性系统的功能,而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。二、机电性负载接口用各种数字电路来控制机电性系统的功能,而101第三章

逻辑门电路本章内容二极管、BJT管、MOS管的开关特性CMOS逻辑门电路TTL逻辑门电路*射极耦合(ECL)逻辑门电路*CMOS与TTL门电路的接口（电平转换）第三章逻辑门电路本章内容二极管、BJT管、MOS管的102教学基本要求：1、了解半导体器件的开关特性。2、熟练掌握基本门电路（非、与非、或非、异或门）的逻辑功能。3、掌握三态(TS)门、传输(TG)门、OD门、OC门的特殊结构和工作特点。4、掌握逻辑门的主要电气特性参数5、了解逻辑门在应用中的接口问题。教学基本要求：1、了解半导体器件的开关特性。1031、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门数字集成电路简介1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、1041.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路

4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低

74标准系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路数字集成电路简介1.CMOS集成电路:4000系列74HC74HCT741053.1概述门电路：实现基本逻辑/复合逻辑运算的单元电路缺点：功耗较大/速度较慢逻辑状态的描述——正逻辑：高电平→1，低电平→0负逻辑：高电平→0，低电平→13.1概述门电路：实现基本逻辑/复合逻辑运算的单元电路缺点106逻辑门电路的一般特性1.输入和输出的高、低电平

vO

vI

驱动门G1

负载门G2

1

1

输出高电平的下限值

VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值

VOH(max)输出高电平+VDD

VOH(min)VOL(max)

0

G1门vO范围

vO

输出低电平

输入高电平VIH(min)

VIL(max)

+VDD

0

G2门vI范围

输入低电平

vI

逻辑门电路的一般特性1.输入和输出的高、低电平vOvI107VNH

—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限：2.噪声容限VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力1

驱动门vo1

负载门

vI噪声

VNH—当前级门输出高电平的最小负载门输入高电平时的噪声108类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间

tPHL

输出

50%

90%

50%

10%

tPLH

tf

tr

输入

50%

50%

10%

90%

类型74HC74HCT74LVC74AUCtPLH或tPHL1094.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。5.延时功耗积是速度功耗综合性的指标.延时功耗积，用符号DP表示 扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗4.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电110扇出数：是指其在正常工作情况下，能驱动同类门电路的最大数目。

（a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。

高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流为。扇出数：是指其在正常工作情况下，能驱动同类门电路的最大数目。111(b)带灌电流负载当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。IOL：驱动门的输出端为低电平电流 IIL：负载门输入端电流之和 (b)带灌电流负载当负载门的个数增加时，总的灌电1123.2半导体二极管门电路3.2.1半导体二极管的开关特性VI=VIH=VCCD截止，VO=VOH=VCC

二极管开关电路VI=VIL=0D导通，VO=VOL=0.7V3.2半导体二极管门电路3.2.1半导体二极管的开关特性113二极管伏安特性的近似描述(几种等效模型)二极管伏安特性的近似描述(几种等效模型)114二极管的动态电流波形反向恢复时间tre：数纳秒二极管的动态电流波形反向恢复时间tre：数纳秒1153.2.2二极管与门ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V设VCC=5VA、B输入：VIH=3V，VIL=0V二极管导通压降VDF=0.7V输出高、低电平存在一定偏移，不利于门电路的级联。不能放大，负载驱动能力差。3.2.2二极管与门ABY0V0V0.7V0V3V0.71163.2.3二极管或门ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V设VCC=5VA、B输入：VIH=3V，VIL=0V二极管导通压降VDF=0.7V输出电平仍有一定偏移，不利于门电路级联。负载驱动能力差。3.2.3二极管或门ABY0V0V0V0V3V2.1173.3CMOS逻辑门3.3.1

MOS开关及其等效电路3.3.2

CMOS反相器的工作原理及传输特性3.3.5其他逻辑功能的CMOS门电路CMOS漏极开路（OD）门CMOS传输（TG）门3.3.4

CMOS反相器的动态特性CMOS三态输出（TS）门3.3.3

CMOS反相器的静态特性3.3CMOS逻辑门3.3.1MOS开关及其等效电1183.3.1

MOS开关及其等效电路：MOS管工作在可变电阻区，输出低电平:MOS管截止，输出高电平当υI

<VT当υI

>VT3.3.1MOS开关及其等效电路：MOS管工作在可变电阻区119MOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”输出为低电平。当输入为低电平时：当输入为高电平时：MOS管相当于一个由vGS控制的MOS管工作在可变电阻区，M1203.3.2

CMOS反相器一、工作原理AY1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V0V-10V截止导通10V10V10V0V导通截止0VVTN=2VVTP=-2V逻辑图逻辑表达式vi(A)0vO(Y)1真值表10CMOS门的静态功耗极小！3.3.2CMOS反相器一、工作原理AY1+VDD+10121二、电压传输特性和电流传输特性VTN电压传输特性二、电压传输特性和电流传输特性VTN电压传输特性122三、输入噪声容限VDD0V可以通过提高VDD，提高噪声容限。三、输入噪声容限VDD0V可以通过提高VDD，提高噪声容限。1233.3.3CMOS反相器的静态输入、输出特性一、输入特性（输入电压与输入电流间的关系）1.MOS管栅极与衬底间的SiO2层可等效为电容，绝缘层非常薄，易被击穿（耐压100V），应采取保护措施。74HC系列4000系列3.3.3CMOS反相器的静态输入、输出特性一、输入特性124二、输出特性

当时,T1截止、T2管导通。由于T2管存在导通内阻，故输出低电平随IOL增加而提高。低电平输出特性VOL(MAX)VDD↑(VH↑)→T2管导通内阻RON↓VOL(MAX)IOL(MAX)→IOL(MAX)→IOL(MAX)↑二、输出特性当时,T1截止、T2管导通。1252.高电平输出特性当时，T2截止、T1导通。IOH方向与规定负载电流方向相反。VOH随IOH增加而下降。VOH(MIN)IOH(MAX)VOH(MIN)→IOH(MAX)VDD↑(VH↑)→T1管导通内阻RON↓→IOL(MAX)↑2.高电平输出特性当时，T2截止、T1导1263.3.4CMOS反相器的动态特性在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：<10ns。

带电容负载3.3.4CMOS反相器的动态特性在由于电路具有互补对127动态功耗PD=PC+PTCMOS反相器从一个稳定状态转变到另一个稳定状态时所产生的功耗分布电容CL充放电引起的功耗：2DDLCfVCP=CMOS管瞬时交替导通引起的功耗：CMOS反相器的PD与f和VDD2动态功耗PD=PC+PTCMOS反相器从一个稳定状态转变到另128A

BTN1TP1

TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1110与非门1.CMOS与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构(b)工作原理VTN=2VVTP=-2V0V10V怎样增加与非门的输入端?增加输入端，会带来什么问题?3.3.5其他类型的CMOS逻辑门

一、其他功能的CMOS逻辑门

ABTN1TP1TN2TP2L0129或非门2.CMOS或非门+VDD+10VTP1TN1TN2TP2ABLA

BTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000AB≥10V10VVTN=2VVTP=-2V增加输入端，会带来什么问题?或非门2.CMOS或非门+VDD+10VTP1TN1TN2130=A⊙B3.异或门电路=A⊙B3.异或门电路1314.带缓冲级的CMOS门电路4.带缓冲级的CMOS门电路1321）CMOS漏极开路门的提出对于推拉式输出的逻辑门而言，其输出端具有低阻输出特性。若将多个门的输出端短接，即“线与”连接时，往往因各输出端的逻辑运算状态不同，在电源与地之间出现一条低阻通路，产生较大电流，易导致器件损毁。二、CMOS漏极开路（OD）门+VDDTN1TN2AB+VDDCD011）CMOS漏极开路门的提出对于推拉式输出的逻辑门而言，二、133+VDDVSSTP1TN1TP2TN2ABL2）OD门的电路结构、逻辑符号与主要用途用途：可实现“线与”逻辑功能;电路逻辑符号(b)与非逻辑不变OD门输出“线与”连接(a)工作时必须外接电源和电阻;可实现输出逻辑电平变换;可灵活配置上拉负载的供电电源。2+VDDVSSTP1TN1TP2TN2ABL2）OD门的1343)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）

。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。3)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的135最不利的情况：只有一个OD门导通，110为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOL时+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)最不利的情况：110为保证低电平输出OD门的输出电流不能超过136当VO=VOH时+VDDRP&&&&n…&m&…111IIH（total)I0H（total)为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)：

当VO=VOH时+VDDRP&&&&n…&m&…111II137三、CMOS传输门(双向模拟开关)

1.CMOS传输门电路电路逻辑符号υI

/υOυo/υIC等效电路三、CMOS传输门(双向模拟开关)1.CMOS传输门电1382.CMOS传输门电路的工作原理

设TP:|VTP|=2V，TN:VTN=2VI的变化范围为－5V到+5V。5V+5V5V到+5VGSN<VTN,TN截止GSP=5V(-5V到+5V)=(10到0)V开关断开，不能转送信号GSN=-5V(－5V到+5V)=(0到-10)VGSP>0,TP截止1）当c=0，c=1时c=0=-5V，c

=1=+5V2.CMOS传输门电路的工作原理设TP:|VTP|=2139

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V5VGSP=5V

(－3V~+5V)=2V~10VGSN=5V(－5V~+3V)=(10~2)Vb、I=3V~5VGSN>VTN,TN导通a、I=5V~3VTN、TP同时导通GSP>|VT|,TP导通C、I=3V~3V2）当c=1，c=0时I=5V~5VRonCTPvO/vIvI/vO+5V–5VTN140TG门典型应用用CMOS传输门和各种CMOS逻辑门，可组合成复杂的逻辑电路。如异或门（P98例）、数据选择器、触发器‥‥‥构成双向模拟开关——可用来传输连续变化的模拟电压信号，也可用来传输数字电压信号。C=0时，开关被切断，VO=0；C=1时，开关接通，计入内阻RonTG门典型应用用CMOS传输门和各种CMOS逻辑门，可组合成141TG门组成的数据选择器C=0TG1导通,TG2断开

L=XTG2导通,TG1断开L=YC=1TG门组成的数据选择器C=0TG1导通,TG2断开TG142四、三态(TS)输出的CMOS门电路10011截止导通111高阻

×0输出L输入A使能EN001100截止导通010截止截止A1逻辑功能：高电平有效的同相逻辑门（三态缓冲门）01a.三态输出缓冲门四、三态(TS)输出的CMOS门电路10011截止导通11430b.三态输出反相器0001111逻辑功能：低电平有效的三态输出反相器0b.三态输出反相器0001111逻辑功能：低电平有效的144TS门典型应用①连接成总线结构②实现双向数据传输。EN=1，DO反相传输至总线；

EN=0，由总线接收DI数据。TS门典型应用①连接成总线结构②实现双向数据传输。EN=145CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数系列传输延迟时间tpd/ns(CL=15pF)功耗P/mW(f=1MHz)延时功耗积DP/pJ4000B7510133.82.9110574HC1.51574HCT11374LVC04BiCMOS0.060.0003~7.50.2280.00087~223.3.7CMOS逻辑门电路的各种系列及主要性能CMOS门电路各系列的主要性能比较CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或1463.5TTL逻辑门3.5.1

BJT的开关特性3.5.2

TTL反相器的工作原理3.5.3

TTL反相器的静态特性3.5.4

TTL反相器的动态特性3.5.5其他类型的TTL逻辑门电路3.5.6

TTL门电路的改进系列其他功能的TTL逻辑门集电极开路（OC）门TTL三态（TS）门3.5TTL逻辑门3.5.1BJT的开关特性3.5.21473.5.1

BJT的开关特性iB0，iC0，vO＝VCE≈VCC，c、e极之间近似于开路,vI=0V时:iB0，iC0，vO＝VCE≈0.2V，c、e极之间近似于短路,vI=5V时:3.5.1BJT的开关特性iB0，iC0，vO＝VC148iC＝ICS≈很小，约为数百欧，相当于开关闭合可变很大，约为数百千欧，相当于开关断开c、e间等效内阻VCES≈0.2~0.3VVCE＝VCC－iCRcVCEO≈VCC管压降

且不随iB增加而增加ic

≈iBiC≈0集电极电流发射结和集电结均为正偏发射结正偏，集电结反偏发射结和集电结均为反偏偏置情况工作特点iB>iB≈0条件饱和放大截止工作状态BJT的开关条件0<iB<iC＝ICS≈很小，约为数百欧，相当于开关可变很大，约为149BJT的开关时间从截止到饱和导通开通时间ton(=td+tr)从饱和导通到截止关闭时间toff(=ts+tf)BJT饱和与截止两种状态的相互转换需要一定的时间才能完成。BJT的开关时间从截止到饱和导通从饱和导通到截止BJT饱和与150

CL的充、放电过程均需经历一定的时间，必然会增加输出电压O波形的上升时间和下降时间，导致基本BJT反相器的开关速度不高。3.5.2

TTL反相器的工作原理若带电容负载故需设计有较快开关速度的实用型TTL门电路。

引例：基本BJT反相器的动态性能此外，为了提高低电平输出的带负载能力，往往使BJT深饱和。但其退出饱和的耗时增加，也影响着反相器的快速开关。 CL的充、放电过程均需经历一定3.5.2TTL反相器的工151输出级T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。倒相级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T4和T5输出级的驱动信号；输入级倒相级输出级一、TTL反相器电路