微型计算机原理第5章课件

5.1存储系统概述

5.2半导体静态随机存储器

5.3半导体动态随机存储器

5.4只读存储器

5.5存储器与CPU的连接

5.6存储器的工作时序2022/12/211页5.1存储系统概述5.2半导体静态随机存储器55.1存储系统概述5.1.1存储器的分类1．按存储器在计算机中的作用和位置分类（1）主存储器（内存）主机的组成部分CPU通过系统总线直接访问存放正在使用或经常使用的程序和数据直接存取、容量小、速度快容量受地址线条数限制随机存取存储器、只读存储器2022/12/212页5.1存储系统概述5.1.1存储器的分类1．按存储器（2）辅助存储器（外存）外部设备CPU通过I/O接口进行访问存放不常使用且需要长期保存的信息存储的信息传送到内存中方可使用可长期保存数据、存储容量大速度慢软磁盘、硬磁盘、磁盘组、磁带、光盘（3）缓冲存储器设置在两个访问速度不同的存储部件之间加快部件间的信息交换cache2022/12/213页（2）辅助存储器（外存）外部设备CPU通过I/O接口进行访2．按工作方式分类（1）可读/写存储器既可读出信息，又可写入信息的存储器主存储器、磁盘和磁带（2）只读存储器ROM（ReadOnlyMemory）信息只能读出使用，不能进行写入半导体只读存储器、CD-ROM光盘2022/12/214页2．按工作方式分类（1）可读/写存储器既可读出信息，又可写入3．按存取方式分类（1）RAM（RandomAccessMemory）随机从任何位置进行信息的存取半导体随机存储器、磁芯存储器（2）SAM（SequentialAccessMemory）按某种顺序存取信息磁带（3）DAM（DirectAccessMemory）直接定位存取软、硬磁盘、光盘2022/12/215页3．按存取方式分类（1）RAM（RandomAccess4．按存储介质分类（1）磁存储器采用磁性记录材料制造的存储器（2）半导体存储器采用半导体器件和技术制造的存储器（3）光存储器采用激光技术控制访问的存储器2022/12/216页4．按存储介质分类（1）磁存储器采用磁性记录材料制造的存储器5.1.2存储系统的层次结构2．Cache—主存层次1．主存—辅存结构衡量存储器的三个指标：容量、速度、价格／位2022/12/217页5.1.2存储系统的层次结构2．Cache—主存层次1．整体虚拟系统2022/12/218页整体虚拟系统2022/12/178页5.1.3存储器的基本组成地址寄存器地址译码器存储体读写驱动器数据寄存器地址总线数据总线…时序控制电路由存储体、地址寄存器、地址译码器、读写驱动电路、数据寄存器以及时序控制电路等部件组成2022/12/219页5.1.3存储器的基本组成地址地址存读写数据地址总线数据─T1截止→A为11→T2导通↓0B为0↓←←↑─T2截止为另一种稳态5.2半导体静态随机存储器(SRAM)5.2.1SRAM的工作原理基本存储电路如图示（6管）T1、T2：双稳态触发器T3、T4：负载管T5、T6：控制门T7、T8：控制管2022/12/2110页─T1截止→A为11→T2导通↓0B为0↓←←↑─T2截止为1.写操作11→←↑↑写1时，I/O＝1，I/O=0，T1截止T2饱和，即写1写0时，I/O＝0，I/O=1，T2截止T1饱和，即写01010Y7和T8导通Y选择线提供高电平T5和T6导通X选择线提供高电平2022/12/2111页1.写操作11→←↑↑写1时，I/O＝1，I/O=0，T1截2.保存信息从I/O线读出A点的电平，I/O线读出B点的电平，即为读出信息上述电路使用管子多，所以位容量低，耗电量大不需要动态刷新，外围电路简单使Y选择线为高电平，T7、T8导通使X选择线为高电平，T5、T6导通3.读出操作当撤消选择信号后，T5、T6、T7、T8截止，写入的信息便保持在基本存储电路中2022/12/2112页2.保存信息从I/O线读出A点的电平，I/O线读出B点的电平5.2.2SRAM结构2022/12/2113页5.2.2SRAM结构2022/12/1713页1．存储体一个基本存储电路表示一位二进制位存储电路有规则的组合，就是存储体，即存储阵列

2．外围电路包括地址译码器、I/O电路、片选控制、输出驱动电路3．地址译码方式（1）单译码方式只有行方向的译码器（2）双译码方式行译码（X译码）和列译码（Y译码）2022/12/2114页1．存储体一个基本存储电路表示一位二进制位存储电路有规则的（1）单译码方式2022/12/2115页（1）单译码方式2022/12/1715页（2）双译码方式此方式大幅度减少选择线，这样可减少译码器的译码输出，简化译码器的结构

。行列2022/12/2116页（2）双译码方式此方式大幅度减少选择线，这样可减少译码器的译5.2.3SRAM实例I/O1～I/O42114A0～A9WECSVCCGND2114引脚逻辑图Intel2114是1K×4位的静态RAM芯片，18引脚双列直插式封装。2022/12/2117页5.2.3SRAM实例I/O1～I/O4A0～A9WEC5.3半导体动态随机存储器(DRAM)

5.3.1DRAM的工作原理利用栅极电容来存储信息动态RAM刷新1．四管动态基本存储电路6管电路中靠T1、T2栅极上的电荷来存储信息，通过T3、T4往T1、T2补充电荷而MOS的栅极绝缘则T3、T4可去掉，即成4管存储电路2022/12/2118页5.3半导体动态随机存储器(DRAM)5.3.1D即：2022/12/2119页即：2022/12/1719页↓↓↓↓→↓2．三管动态基本存储电路基本存储电路所用的管子越少，芯片的位密度越高将两个耦合管变成一个即构成3管电路读写选择线分开，读写数据线分开。（1）写入操作写选线=1，使T1导通写数据通过T1送到T2的栅极（2）读出操作预充分布电容CD至ED

读选线=1，T3导通若原存“1”，则T2导通CD通过T3、T2放电，读得“0”原存“0”，T2截止，CD上电压不变，读得“1”2022/12/2120页↓↓↓↓→↓2．三管动态基本存储电路基本存储电路所用的管子越3．单管动态基本存储电路只有1个管子和1个电容存放信息是何？决定于电容中有无电荷（1）写入操作X、Y选线为高电平I/O线上的信息存到C上（2）读出操作X、Y线为高电平读出信息（3）刷新读出后立即写入2022/12/2121页3．单管动态基本存储电路只有1个管子和1个电容存放信息是何？5.3.2DRAM实例2164A0～A7RASVCCGNDCASWEDINDOUT2164引脚逻辑图Intel2164是64K×1的动态RAM芯片2022/12/2122页5.3.2DRAM实例A0～A7RASVCCGNDCAS5.4只读存储器（ROM）一旦写入，在掉电时也不会丢失！正常使用时，只能读出结构简单，位密度高，非易失性，可靠性高掩膜型ROM

：厂家写入信息可编程ROM—PROM：用户一次写入可擦除可编程ROM—EPROM：用特殊手段擦除，然后可重新多次写入电可擦除可编程ROM—E2PROM：用电方式进行在线擦除2022/12/2123页5.4只读存储器（ROM）一旦写入，在掉电时也不会丢失5.4.1掩膜型ROM（ReadOnlyMemory）TX选线I/O线TX选线I/O线TX选线I/O线X选择线与I/O线之间有存储管T则存“0”，无存储管T则存“1”，或反之。其基本存储电路可由二极管、晶体管、MOS管构成2022/12/2124页5.4.1掩膜型ROM（ReadOnlyMemo典型的复合译码的MOS型ROM结构X译码器Y译码器Am+1Am+2AnA0A1AmE………………·········2022/12/2125页典型的复合译码的MOS型ROM结构XY译码器A5.4.2可编程ROM-PROM(ProgrammableROM)TX选线I/O线TX选线I/O线熔丝熔丝出厂时芯片的每个单元均有熔丝连通

用户写入信息时，由特殊电路将存放“0”的单元通以大电流使熔丝熔断，存“1”的单元保持通态由二极管矩阵组成，或由MOS管或三极管矩阵组成

2022/12/2126页5.4.2可编程ROM-PROM(Programmabl5.4.3可擦除可编程ROM-EPROM(ErasablePROM)写入：写0的单元D、S间加高压，电荷注入栅极，形成栅极电场，D、S导通。写1的单元不变。浮空栅场效应管代替PROM存储单元中的熔丝1．基本存储电路+擦除：紫外线照射，栅极电荷泄放。2022/12/2127页5.4.3可擦除可编程ROM-EPROM(Erasabl2．EPROM实例VCCVPP

D7～D0读方式+5V+5V00输出编程方式+5V+25V1正脉冲输入检验方式+5V+25V00输出备用方式+5V+5V－1高阻工作方式：读方式、编程方式、检验方式、备用方式2022/12/2128页2．EPROM实例VCCVPP

D7～D0读方式+5V+5V(1)读方式CE、PRG有效VCC=VPP=+5V2022/12/2129页(1)读方式CE、PRG有效VCC=VPP=+5V2(2)编程方式(3)检验方式VCC=+5V、VPP=+25V，CE无效地址、数据先有效，再使编程脉冲有效总是与编程方式配合使用，在每次写入1数据后，紧接着读出，进行检查，看写入的是否正确2022/12/2130页(2)编程方式(3)检验方式VCC=+5V、VPP=5.4.4电可擦除可编程ROM－E2PROM（ElectricallyErasableProgrammableROM）存储单元是采用两极浮空栅在第二栅极与漏极之间电压VG的作用下使电荷流向第一栅极，起编程作用反向加VG使电荷从浮空栅极上泄漏，起擦除作用四种工作方式：读方式、写方式、字节擦除方式、整体擦除方式2022/12/2131页5.4.4电可擦除可编程ROM－E2PROM（ElectE2PROM芯片Intel2815各种工作方式下的信号电平

VCCVPPD7-D0读方式+5V+5V00输出写方式+5V+21V11输入字节擦除方式+5V+21V01高阻整体擦除方式+5V+21V0+9～15V高阻2022/12/2132页E2PROM芯片Intel2815各种工作方式下的信号电平5.4.5闪速存储器（FlashMemory）属于E2PROM类型

，能长期保存存储信息可快速进行电擦除结构简单高密度、成本低、体积小可擦写几十万次比DRAM速度较慢是一种理想的文件存储介质2022/12/2133页5.4.5闪速存储器（FlashMemory）属于E2

5.5存储器与CPU的连接5.5.1在存储器与CPU连接中要考虑的问题（1）CPU的总线负载能力CPU总线直流负载能力为一个TTL负载（2）CPU的时序和存储器存储时序之间的配合CPU时序固定，作为选择存储器的依据（3）存储器地址分配和片选控制确定所构成的存储器占整个存储空间的哪一部分（4）控制信号的连接2022/12/2134页5.5存储器与CPU的连接5.5.1在存储器与CP5.5.2RAM与CPU的连接用多个存储芯片构成大容量存储器，要分成若干组，每组有多个芯片。具体考虑方法如下：设用k×j位的存储芯片，构成m×n位的存储器则：分组数=m/k，称为字方向扩展。每组芯片数=n/j，称为位方向扩展。需用总芯片数=组数×每组片数。【例1】用2K×4位的存储芯片，构成16K×8位的存储器分组数=16K/2K=8组，每组芯片数=8/4=2片需总芯片数=8×2=16片【例2】用16K×1位的存储芯片，构成64K×8位的存储器分组数=64K/16K=4组，每组芯片数=8/1=8片需总芯片数=4×8=32片2022/12/2135页5.5.2RAM与CPU的连接用多个存储芯片构成大容量存（1）用1K×1位的静态RAM芯片组成4K×8位的RAM用多片存储芯片构成较大容量存储器的方法位并联（位扩展）地址串联（字扩展）对于1K×1位的RAM组成4K×8位的RAM每片1K×1位，连接一位数据线，8片一组，连接8位，即位扩展，每组的地址相同则每组容量为1K×8位，4组组成4K×8位（字扩展）共需4×8＝32片2022/12/2136页（1）用1K×1位的静态RAM芯片组成4K×8位的RAM用多用1K×1的存储芯片组成4K×8RAM4组，4根选择线。A10~A11地址译码输出4根选择线1K=210

，10根地址线A0~A9。2022/12/2137页用1K×1的存储芯片组成4K×8RAM4组，4根选择线。A1（2）用2114构成4K×8的RAM每组两片，组成8位，需要4组2114为1K×4位的静态RAM2022/12/2138页（2）用2114构成4K×8的RAM每组两片，组成8位，需要即：A11A10A9A8……………...........A0

组别地址0000000000010000H00111111111～03FFH0100000000020400H01111111111～07FFH1000000000030800H10111111111～0BFFH1100000000040C00H11111111111～0FFFH各组低位地址相同，高位地址译码选择某组芯片多组芯片构成存储器，各组分别由不同的地址译码信号进行选择，所以各组所占的地址空间不同1．地址空间分配可见每组高位地址不变第一组第二组第三组第四组低位地址从全0变为全15.5.3地址空间分配与片选译码2022/12/2139页即：A11A10A9A8……………..控制端：G1高电平G2A和G2B低电平时有效11621531441351261171089ABCG2AG2BG1Y7GNDVCCY0Y1Y2Y3Y4Y5Y674LS138引脚图输入端：C、B、A输出端：Y0～Y7如3-8译码器74LS1382．地址译码低位地址线连接到片内地址线高位地址线通过译码电路产生片选信号译码电路可选用门电路构成，也可用译码器2022/12/2140页控制端：G1高电平G2A和G2B低电平时有效174LS138译码器的真值表

G1G2AG2BCBA译码器输出有效100000Y0100001Y1100010Y2100011Y3100100Y4100101Y5100110Y6100111Y7非上述情况×××输出全为1，无效2022/12/2141页74LS138译码器的真值表G1G2AG2BC译码方式有全译码方式和部分译码方式。（1）全译码方式除接到片内的低位地址线外，其余所有的高位地址线都参加译码，产生片选信号。译码电路复杂译码输出唯一（2）部分译码方式除了片内地址线外，需要几条片选信号就译码产生几条，剩下的地址线不参加译码

。存储单元地址不唯一2022/12/2142页译码方式有全译码方式和部分译码方式。（1）全译码方式除接到5.5.4动态存储器与CPU的连接正常读写时刷新时OE无效只刷新不读出所有CE有效连接与静态存储器的连接类似必须考虑刷新的问题2022/12/2143页5.5.4动态存储器与CPU的连接正常读写时刷新时OE无5.5.5综合举例全译码方式由6116（2K×8位）组成4K×8的RAM子系统由2732（4K×8位）组成8K×8的ROM子系统2022/12/2144页5.5.5综合举例全译码方式由6116（2K×8位）组成45.6存储器的工作时序在设计存储器时：根据要求选择合适的存储器芯片考虑CPU的读／写时序和存储器的时序配合问题5.6.1存储器对读／写周期的时序要求关键是存储器的读取时间和写入时间2022/12/2145页5.6存储器的工作时序在设计存储器时：根据要求选择合适的1．存储器的读周期TA>TCO2．存储器的写周期2022/12/2146页1．存储器的读周期TA>TCO2．存储器的写周期2022/15.6.28086对存储器的读写时序1.存储器读周期时序8086的周期T1～T4必须大于tRC

，否则插入TW。CS在地址信号有效后不超过tA～tCO时间内有效2022/12/2147页5.6.28086对存储器的读写时序1.存储器读周期时2.存储器写周期时序地址有效时间大于存储器的写周期时间tWC地址信号有效后tAW时间有效写与片选信号同时有效时间应大于tW

2022/12/2148页2.存储器写周期时序地址有效时间大于存储器的写周期时间tW

5.1存储系统概述

5.2半导体静态随机存储器

5.3半导体动态随机存储器

5.4只读存储器

5.5存储器与CPU的连接

5.6存储器的工作时序2022/12/2149页5.1存储系统概述5.2半导体静态随机存储器55.1存储系统概述5.1.1存储器的分类1．按存储器在计算机中的作用和位置分类（1）主存储器（内存）主机的组成部分CPU通过系统总线直接访问存放正在使用或经常使用的程序和数据直接存取、容量小、速度快容量受地址线条数限制随机存取存储器、只读存储器2022/12/2150页5.1存储系统概述5.1.1存储器的分类1．按存储器（2）辅助存储器（外存）外部设备CPU通过I/O接口进行访问存放不常使用且需要长期保存的信息存储的信息传送到内存中方可使用可长期保存数据、存储容量大速度慢软磁盘、硬磁盘、磁盘组、磁带、光盘（3）缓冲存储器设置在两个访问速度不同的存储部件之间加快部件间的信息交换cache2022/12/2151页（2）辅助存储器（外存）外部设备CPU通过I/O接口进行访2．按工作方式分类（1）可读/写存储器既可读出信息，又可写入信息的存储器主存储器、磁盘和磁带（2）只读存储器ROM（ReadOnlyMemory）信息只能读出使用，不能进行写入半导体只读存储器、CD-ROM光盘2022/12/2152页2．按工作方式分类（1）可读/写存储器既可读出信息，又可写入3．按存取方式分类（1）RAM（RandomAccessMemory）随机从任何位置进行信息的存取半导体随机存储器、磁芯存储器（2）SAM（SequentialAccessMemory）按某种顺序存取信息磁带（3）DAM（DirectAccessMemory）直接定位存取软、硬磁盘、光盘2022/12/2153页3．按存取方式分类（1）RAM（RandomAccess4．按存储介质分类（1）磁存储器采用磁性记录材料制造的存储器（2）半导体存储器采用半导体器件和技术制造的存储器（3）光存储器采用激光技术控制访问的存储器2022/12/2154页4．按存储介质分类（1）磁存储器采用磁性记录材料制造的存储器5.1.2存储系统的层次结构2．Cache—主存层次1．主存—辅存结构衡量存储器的三个指标：容量、速度、价格／位2022/12/2155页5.1.2存储系统的层次结构2．Cache—主存层次1．整体虚拟系统2022/12/2156页整体虚拟系统2022/12/178页5.1.3存储器的基本组成地址寄存器地址译码器存储体读写驱动器数据寄存器地址总线数据总线…时序控制电路由存储体、地址寄存器、地址译码器、读写驱动电路、数据寄存器以及时序控制电路等部件组成2022/12/2157页5.1.3存储器的基本组成地址地址存读写数据地址总线数据─T1截止→A为11→T2导通↓0B为0↓←←↑─T2截止为另一种稳态5.2半导体静态随机存储器(SRAM)5.2.1SRAM的工作原理基本存储电路如图示（6管）T1、T2：双稳态触发器T3、T4：负载管T5、T6：控制门T7、T8：控制管2022/12/2158页─T1截止→A为11→T2导通↓0B为0↓←←↑─T2截止为1.写操作11→←↑↑写1时，I/O＝1，I/O=0，T1截止T2饱和，即写1写0时，I/O＝0，I/O=1，T2截止T1饱和，即写01010Y7和T8导通Y选择线提供高电平T5和T6导通X选择线提供高电平2022/12/2159页1.写操作11→←↑↑写1时，I/O＝1，I/O=0，T1截2.保存信息从I/O线读出A点的电平，I/O线读出B点的电平，即为读出信息上述电路使用管子多，所以位容量低，耗电量大不需要动态刷新，外围电路简单使Y选择线为高电平，T7、T8导通使X选择线为高电平，T5、T6导通3.读出操作当撤消选择信号后，T5、T6、T7、T8截止，写入的信息便保持在基本存储电路中2022/12/2160页2.保存信息从I/O线读出A点的电平，I/O线读出B点的电平5.2.2SRAM结构2022/12/2161页5.2.2SRAM结构2022/12/1713页1．存储体一个基本存储电路表示一位二进制位存储电路有规则的组合，就是存储体，即存储阵列

2．外围电路包括地址译码器、I/O电路、片选控制、输出驱动电路3．地址译码方式（1）单译码方式只有行方向的译码器（2）双译码方式行译码（X译码）和列译码（Y译码）2022/12/2162页1．存储体一个基本存储电路表示一位二进制位存储电路有规则的（1）单译码方式2022/12/2163页（1）单译码方式2022/12/1715页（2）双译码方式此方式大幅度减少选择线，这样可减少译码器的译码输出，简化译码器的结构

。行列2022/12/2164页（2）双译码方式此方式大幅度减少选择线，这样可减少译码器的译5.2.3SRAM实例I/O1～I/O42114A0～A9WECSVCCGND2114引脚逻辑图Intel2114是1K×4位的静态RAM芯片，18引脚双列直插式封装。2022/12/2165页5.2.3SRAM实例I/O1～I/O4A0～A9WEC5.3半导体动态随机存储器(DRAM)

5.3.1DRAM的工作原理利用栅极电容来存储信息动态RAM刷新1．四管动态基本存储电路6管电路中靠T1、T2栅极上的电荷来存储信息，通过T3、T4往T1、T2补充电荷而MOS的栅极绝缘则T3、T4可去掉，即成4管存储电路2022/12/2166页5.3半导体动态随机存储器(DRAM)5.3.1D即：2022/12/2167页即：2022/12/1719页↓↓↓↓→↓2．三管动态基本存储电路基本存储电路所用的管子越少，芯片的位密度越高将两个耦合管变成一个即构成3管电路读写选择线分开，读写数据线分开。（1）写入操作写选线=1，使T1导通写数据通过T1送到T2的栅极（2）读出操作预充分布电容CD至ED

读选线=1，T3导通若原存“1”，则T2导通CD通过T3、T2放电，读得“0”原存“0”，T2截止，CD上电压不变，读得“1”2022/12/2168页↓↓↓↓→↓2．三管动态基本存储电路基本存储电路所用的管子越3．单管动态基本存储电路只有1个管子和1个电容存放信息是何？决定于电容中有无电荷（1）写入操作X、Y选线为高电平I/O线上的信息存到C上（2）读出操作X、Y线为高电平读出信息（3）刷新读出后立即写入2022/12/2169页3．单管动态基本存储电路只有1个管子和1个电容存放信息是何？5.3.2DRAM实例2164A0～A7RASVCCGNDCASWEDINDOUT2164引脚逻辑图Intel2164是64K×1的动态RAM芯片2022/12/2170页5.3.2DRAM实例A0～A7RASVCCGNDCAS5.4只读存储器（ROM）一旦写入，在掉电时也不会丢失！正常使用时，只能读出结构简单，位密度高，非易失性，可靠性高掩膜型ROM

：厂家写入信息可编程ROM—PROM：用户一次写入可擦除可编程ROM—EPROM：用特殊手段擦除，然后可重新多次写入电可擦除可编程ROM—E2PROM：用电方式进行在线擦除2022/12/2171页5.4只读存储器（ROM）一旦写入，在掉电时也不会丢失5.4.1掩膜型ROM（ReadOnlyMemory）TX选线I/O线TX选线I/O线TX选线I/O线X选择线与I/O线之间有存储管T则存“0”，无存储管T则存“1”，或反之。其基本存储电路可由二极管、晶体管、MOS管构成2022/12/2172页5.4.1掩膜型ROM（ReadOnlyMemo典型的复合译码的MOS型ROM结构X译码器Y译码器Am+1Am+2AnA0A1AmE………………·········2022/12/2173页典型的复合译码的MOS型ROM结构XY译码器A5.4.2可编程ROM-PROM(ProgrammableROM)TX选线I/O线TX选线I/O线熔丝熔丝出厂时芯片的每个单元均有熔丝连通

用户写入信息时，由特殊电路将存放“0”的单元通以大电流使熔丝熔断，存“1”的单元保持通态由二极管矩阵组成，或由MOS管或三极管矩阵组成

2022/12/2174页5.4.2可编程ROM-PROM(Programmabl5.4.3可擦除可编程ROM-EPROM(ErasablePROM)写入：写0的单元D、S间加高压，电荷注入栅极，形成栅极电场，D、S导通。写1的单元不变。浮空栅场效应管代替PROM存储单元中的熔丝1．基本存储电路+擦除：紫外线照射，栅极电荷泄放。2022/12/2175页5.4.3可擦除可编程ROM-EPROM(Erasabl2．EPROM实例VCCVPP

D7～D0读方式+5V+5V00输出编程方式+5V+25V1正脉冲输入检验方式+5V+25V00输出备用方式+5V+5V－1高阻工作方式：读方式、编程方式、检验方式、备用方式2022/12/2176页2．EPROM实例VCCVPP

D7～D0读方式+5V+5V(1)读方式CE、PRG有效VCC=VPP=+5V2022/12/2177页(1)读方式CE、PRG有效VCC=VPP=+5V2(2)编程方式(3)检验方式VCC=+5V、VPP=+25V，CE无效地址、数据先有效，再使编程脉冲有效总是与编程方式配合使用，在每次写入1数据后，紧接着读出，进行检查，看写入的是否正确2022/12/2178页(2)编程方式(3)检验方式VCC=+5V、VPP=5.4.4电可擦除可编程ROM－E2PROM（ElectricallyErasableProgrammableROM）存储单元是采用两极浮空栅在第二栅极与漏极之间电压VG的作用下使电荷流向第一栅极，起编程作用反向加VG使电荷从浮空栅极上泄漏，起擦除作用四种工作方式：读方式、写方式、字节擦除方式、整体擦除方式2022/12/2179页5.4.4电可擦除可编程ROM－E2PROM（ElectE2PROM芯片Intel2815各种工作方式下的信号电平

VCCVPPD7-D0读方式+5V+5V00输出写方式+5V+21V11输入字节擦除方式+5V+21V01高阻整体擦除方式+5V+21V0+9～15V高阻2022/12/2180页E2PROM芯片Intel2815各种工作方式下的信号电平5.4.5闪速存储器（FlashMemory）属于E2PROM类型

，能长期保存存储信息可快速进行电擦除结构简单高密度、成本低、体积小可擦写几十万次比DRAM速度较慢是一种理想的文件存储介质2022/12/2181页5.4.5闪速存储器（FlashMemory）属于E2

5.5存储器与CPU的连接5.5.1在存储器与CPU连接中要考虑的问题（1）CPU的总线负载能力CPU总线直流负载能力为一个TTL负载（2）CPU的时序和存储器存储时序之间的配合CPU时序固定，作为选择存储器的依据（3）存储器地址分配和片选控制确定所构成的存储器占整个存储空间的哪一部分（4）控制信号的连接2022/12/2182页5.5存储器与CPU的连接5.5.1在存储器与CP5.5.2RAM与CPU的连接用多个存储芯片构成大容量存储器，要分成若干组，每组有多个芯片。具体考虑方法如下：设用k×j位的存储芯片，构成m×n位的存储器则：分组数=m/k，称为字方向扩展。每组芯片数=n/j，称为位方向扩展。需用总芯片数=组数×每组片数。【例1】用2K×4位的存储芯片，构成16K×8位的存储器分组数=16K/2K=8组，每组芯片数=8/4=2片需总芯片数=8×2=16片【例2】用16K×1位的存储芯片，构成64K×8位的存储器分组数=64K/16K=4组，每组芯片数=8/1=8片需总芯片数=4×8=32片2022/12/2183页5.5.2RAM与CPU的连接用多个存储芯片构成大容量存（1）用1K×1位的静态RAM芯片组成4K×8位的RAM用多片存储芯片构成较大容量存储器的方法位并联（位扩展）地址串联（字扩展）对于1K×1位的RAM组成4K×8位的RAM每片1K×1位，连接一位数据线，8片一组，连接8位，即位扩展，每组的地址相同则每组容量为1K×8位，4组组成4K×8位（字扩展）共需4×8＝32片2022/12/2184页（1）用1K×1位的静态RAM芯片组成4K×8位的RAM用多用1K×1的存储芯片组成4K×8RAM4组，4根选择线。A10~A11地址译码输出4根选择线1K=210

，10根地址线A0~A9。2022/12/2185页用1K×1的存储芯片组成4K×8RAM4组，4根选择线。A1（2）用2114构成4K×8的RAM每组两片，组成8位，需要4组2114为1K×4位的静态RAM2022/12/2186页（2）用2114构成4K×8的RAM每组两片，组成8位，需要即：A11A10A9A8……………...........A0

组别地址0000000000010000H00111111111～03FFH0100000000020400H01111111111～07FFH1000000000030800H10111111111～0BFFH1100000000040C00H11111111111～0FFFH各组低位地址相同，高位地址译码选择某组芯