多功能数字钟-时分秒

1"f也大电子电路综合实验设计报告——多功能数字钟的设计第第页共26页TOC\o"1-5"\h\z目录 2\o"CurrentDocument"一．实验目的 3\o"CurrentDocument"二．设计要求 3\o"CurrentDocument"三．总体设计概要 3四．单元电路设计 4振 荡 器 电路 4\o"CurrentDocument"分 频 器 电路 7\o"CurrentDocument"时间计时单元的设计 9译码与显示电路的设计 13\o"CurrentDocument"校时电路的设计 15\o"CurrentDocument"定时控制电路的设计 17方案一整体电路图 18模块接线图及仿真结果 18用ＥＷＢ软件绘制的单元接线图 18单元模块仿真 21整体仿真 22\o"CurrentDocument"五.测试结果分析 23\o"CurrentDocument"六．面包板 23\o"CurrentDocument"七．设计过程中出现的问题 25\o"CurrentDocument"八.实验用到的器件 25一．实验目的加深对数 字电子技术的理论 知识的理解，结合实践进一步加深对单元 电路基本功能的掌握和 应用。通 过具体 数字电 路模型，掌握一种 常用电子电路仿 真的软件，使 学生能利用所学理论知识完成实际电路的设计、仿真和制作。握 数字钟的基本知识以及所用数字钟相关芯片的功能及使用方法。解面包板 结构及其接线方法。悉 数字钟电路的设计与制作。二．设计要求本课题是设计一个多功能数字钟，准确计时，以数字形式显示，时、分、秒的时间；小时的计时要求为“12翻1”，分和秒的 计时要求为60进位。三．总体设计概要数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1HZ时间 信号必须做到准确稳定。通常使用石英晶体振 荡器电路构成数字钟。数字钟电路系统的组成方框图如下。四．单元电路设计振荡器电路芯片介绍： 555定时器引脚功能：i1（TH）：高电平触发端，简称高触发端，又称阈值端，标志为TH。i2（TR）：低电平触发端，简称低触发端，标志为TR。CO：控制电压端。O：输出端。Dis：放电端。Rd：复位端。

VcoVi1(TH)Vi2(TR)VCCR5KVoRR5KVo'R5KRdDisR1GG1C28CCVisD4dR7215TRDVcoVi1(TH)Vi2(TR)VCCR5KVoRR5KVo'R5KRdDisR1GG1C28CCVisD4dR7215TRDNTHGVco(a)555的逻辑符号VCCDisTHVco1234GNDTRVoRd(b)555的引脚排列555定时器逻辑符555555定时器逻辑符触发：当输入电压 Vi2<13VCC且Vi1<23VCC时，VTR=0，VTH=0，比 较器C2输出低电平，C1输出为高电平，基本 RS触发 器的输入端S=0、R=1，使Q＝1，Q＝0，经输出反相缓冲器后， VO＝1，T截止。 这时称 555定时器“低触发”；Vi2>13VCC且Vi1<23VCC，则VTR=1，VTH=0，S=R=1，基本 RS触发 器VO和T状态不变，这时称 555定时器“保持”。触发：若Vi1>23VCC，则VTH=1，比较器C1输出为低电平，无论C2输出何种电平，RS触发 器因 R=0，使 Q＝1，经输出反相缓冲器后， VO＝0；T导通。这时称555定时器“高触发”。555定时器控制功能表输入输出THTRRdVODis

××LL导通<23VCC<13VCCHH截止<23VCC>13VCCH不变不变>23VCC×HL导通振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时通常选用石英晶体构成振荡器电路。 一般来说， 振荡器的频率越高，电路图如图。本课程设计采取用 555定时器构成的多谐振荡器。由555定时器和外接元件R1、R2、C1构成多谐振荡器，脚 2与脚6直接相连，如图所示。电路没有稳态，存在两个暂稳态 ，电路亦不需要外加 触发信号，利用电源通过R1、R2向C充，以及C通过 R2向放 电端Ct放电，使电路产生振 荡。输 出信号的 时间参数是：T＝tw1 ＋tw2 ，tw1＝0.7(R1＋R2)C， tw2＝ 0.7R2C输出波形仿真图如图所示分频器电路芯片介绍：74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。 图17－3为74LS90引脚排列， 表17－1为功能表。通过不同的连接方式， 74LS90可以实现四种不同的逻辑功能； 而且还可借助R0(1)、R0(2)对计数器清零，借助 S9(1)、S9(2)将计数器置 9。其具体功能详述如下： (1)计数脉冲从 CP1输入， QA作为输出端，为二进制计数器。 (2)计数脉冲从 CP2输入， QDQCQ作为输出端，B 为异步五进制加法计数器。 (3)若将CP2和QA相连，计数脉冲由 CP1输入， QD、QC、QB、QA作为输出端， 则构成异步8421码十进制加法计数器。 (4)若将 CP1与QD相连， 计数脉冲由 CP2输入， QA、QD、QC、QB作为输出端， 则构成异步 5421码十进制加法计数器。 (5)清零、置9功能。 a)异步清零 当R0(1)、R0(2)均为 “1”；S9(1)、S9(2)中有“ 0”时，实现异步清零功能，即 QDQCQB＝QA0000。 b)置9功能 当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时， 实现置 9功能， 即QDQCQBQA＝1001。74LS90 引脚排列图

74LS90 功能表设计：分频器的功能主要有两个： 一是产生标准秒脉冲信号； 二是提供功能扩展电路所需要的信号，如仿电台报时用的 1KHz的高音频信号和 500KHz的低音频信号等。因此，可以选用 3片我们较熟悉的中规模集成电路计数器 74LS90可以完成上述功能。因每片为 1/10分频，3片级联则可获得所需要的频率信号，即每 1片Q0端输出频率为 500Hz,每2片Q3输出为 10Hz，每 3片的 Q3端输出 1Hz。分频器设计电路时间计时单元的设计分和秒计数器都是模数M=60的计数器，其计数规律为00—01—⋯— 58—59—00⋯选74LS92作为十位计数器， 74LS90作为个位计数器，再将他们级联组成数M=60的计数器。1分秒计数器逻辑电路图时计数器：时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到 12时59分59秒，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中 习惯常用的计时规律。选用74LS191和74LS74。图2时计数器逻辑电路图方案二：时计数器：U5、U6分别为时计时电 路的十位个位计时芯片，将CKB接Q0实现 十进制计数功能，两芯片的 R0（ 1）相接、 R0（ 2）相接， 显示 12时 U6芯片的 Q0输 出高电平接R0（1）， U5芯片的 Q1、Q2要实现12翻1必须输出是 3也就是 0110，所以将U5芯片的 Q1、Q2接与门输出再接 R0（2）实现对两个 芯片的清零操作，但此时仅仅是 12翻 0.为了实现 12翻 1必 须在翻 0的 时候对 U5芯片 产生一个下降沿脉冲信号，所以本电路采用将U5芯片的 Q1、Q1接与门输出再和 U6芯片的 Q0相与，如图1-6所示，然后 与U5芯片的进位信号相或，输出接 U5的进位脉冲端， 这样就

实现在12翻0前的任何 计时，第二个与门输出0，或门打开，脉冲信号正常通或门进入 U5的脉冲 输入端，当要 12翻 0的 时候， U5输 出 0110， U6输出0001，个与门输出1将或门封锁，此时两个芯片清零或门那儿产生了一个1-0的下降位脉冲，使得 U5此时变为1，实现了12翻1的功能。选用两片74LS9074LS192芯片介 绍：74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置等功能，其引脚排列及 逻辑符号如下所示：

图2-174LS192的引脚排列及 逻辑符号CPU为加计数时钟输 入端，CPD为减计数时钟输 入端。LD为预置输入控制端， 异步预置。CR为复 位输入端，高电平有效，异步清除。CO为进 位输出： 1001状态 后 负 脉冲 输 出，BO为 借位输出： 0000状态 后 负 脉冲 输 出。74LS192的功能表如下表：表2-1 74LS192功能表74LS192为十进制计数器， TCU为进 位端，其中一 个74LS192和与门构成六制计数。当秒十位的 74LS192计数 至6（0110）时，与门发出清零信号使74LS192

零。同时另一个74LS192也完成 清零，这样就完成了 60进制计数。秒和分 的器结构完全相同。 当秒的十位在 清零时也同时向分的个位发一个脉冲，使分1。分秒计数器电路图4.4译码与显示电路的设计图3译码显示TOC\o"1-5"\h\z当要求 输出0-15时 ， 消 隐 输入 “BI”应 为 高 电平 或开路；灭 零 输 入“RBI ”和 测试灯 输入 “LT”都必须 在 无 效 电平状 态，即应 为 高 电平 。LED显 示器件有 共 阳 极和 共阴极 两 种。 选 用共阴 极 的 5011数A码 管 作为显示器件。译码驱动也可选CD451，1BCD码输人。它的译码输出端为低电平有效，可直接驱动共阳极LED数码管。74LS48是BCD码到七段显示译码器，它可以直接 驱动共阴极数码 管。

其中， ABCD分别为输入端，OAOBOCODOEOF分OG别为输 出端接到 数码显abcdefg上。 LTN称为测试数码 管信号，LTN=0时，则所有的二极管都发称为一个“8”字，表示 数码管显示正常，可以正常工作，否 则不能。 BIN称为灯信号，当BIN=0时，则无论ABCD为何值，均不显示； RBIN称为灭 零信号，当RBIN=0时，如果 ABCD=000，0则显 示管不显示， RBO称为灭N 零输出端，当ABCD=0000，则RBO输N出为0。需要显示时，只需将74LS48的显示译码器的输出端接到数码显示管上对应的位置即可。校时电路的设计当数字钟接通电源或者计数出现误差时，需要校正 时间。校时是数字钟应具备的基本功能。一般 电子手表都具有 时，分，秒等校 时功能。为了使电路简单，这里只进行分和小时的校时。如图所示为校时电路逻辑图。

对校时电路的要求是， 在小时校正时不影响分和秒的正常 计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作为校时脉冲。图示电路为校“时”，校“分”电路。其中 S1为校“分”用的控制开关，S2为校“时”用的控制开关，他们的控制功能如 图表示。校时脉冲采用分 频器输出的 1Hz脉冲， 当S1或S2分别为 “0”时可以进行快校时。如果校时脉冲由单次脉冲产生器提供， 则可以进行慢校时。需要注意的是，校 时电路是由与非们构成的组合逻辑电路，开S1或S2为“1”或“0”时，可能会产生抖动，接电容C1，C2可缓解抖动。所以实际使用时，一般S1S2会接一个RS触发 器，将其改为去抖动开关电路。S1S2功能计数校分校时

定时控制电路的设计数字钟在指定的时刻发出信号，或驱动音响电路“闹时”(这里用可用指示灯来代替音响电路)；或对某装置的电源进行接通或断开“控制”。不管是闹还是控制，都要求 时间准确，即信 号的开始时刻与持续时间必须满足规定的要求。例如要求 6时59分发出闹钟信号，持续时间为 1分钟这是对应数字中的时个位计数器的状态 (Q3Q2Q1Q0)H1=0110，分十位 计数器的状态为 (Q3Q2Q1Q0)M2=0101,分个位计数器的状态为 (Q3Q2Q1Q0)M1=1001。若将上述技术其输出为1的所有 输出端经过与门电 路去控制指示灯，可以使指示灯正好在6点59分亮，持 续1分钟后熄灭，所以闹时控制信号Z的表 达式为Z=(Q2Q1)H1(Q2Q0)M2(Q3Q0)MZ=4.7方案一整体电路图4.8模块接线图及仿真结果4.8.1用ＥＷＢ软件绘制的单元接线图计数器模块：图4分、秒计数单 元4.8.2单元模块仿真分频仿真结果：计数器仿真结果：图5时钟结果仿真图由图5可知， 该时刻为1时28分51秒。4.8.3整体仿真此时仿真出时刻为 10时0分0秒。五.测试结果分析根据在ＥＷＢ软件中的仿真结果及相应的分析可知，电路可以实现设计要求，可以实现数字钟的基本功能，既计数功能，其时间以数字形式显示时、分、秒的时间 ；小时的计时要求为“ 12翻1”，分和秒的计时要求为 60进位。基于仿真结果可以认定，此次多功能数字钟的设计是成功的。六．面包板面包板（也叫集成 电路实验板）是电路实验中一种常用的具有多孔 插座的插件板，在进行电路实验时，可以根据电路连接要求，在相应孔内插入电子元器件的引脚以及 导线等，使其与孔内弹性接触簧片接触，由此连接成所需的 实验电路，是用于搭试电路的重要工具。面包板的构成面包板的外 观和内部结构如图所示，面包板分上下 两部分，上面部分一般是由一行或两行的插孔构成的窄条，行和行之 间电气不连通。每5列插孔为一组，通常的面包板上有 10组或11组。对于10组的结构，左边3组内部电气连通，中间4组内部电气连通，右边3组内部电气连通，但左边3组、中间4组以及右边3组之间是不连通的。对于11组的结构，左边4组内部电气连通，中间3组内部电气连通，右边4组内部电气连通，但左边4组、中间3组以及右边4组之间是不连通的。若使用的 时候需要连通，必须在两者之间跨接导线。下面部分是由中间一条隔离凹槽和上下各 5行的插孔构成。在同一列中的 5个插孔是互相连通的，列和列之 间以及凹槽上下部分 则是不连通的。

电子控制电路基本实验所用的元器件包括： 电池组2组（3V、6V，带电池电极引线）。面包板（ SYB-130或118、SYB-46型）。 4只（ 红、绿、黄、极管4只（ 8050、9013×2、9014），数码管（LC5011）。数字集成路10块（74LS00、74LS02、74LS04、74LS08、74LS32、74LS73、74LS74、74LS86、4511、4518）。继电器（JRC