数字电子技术基础 第二章 门电路 课件

第二章门电路计算机科学与技术本章内容概述半导体器件的开关特性分立元件门电路TTL门电路概述“门”指能实现各种基本逻辑关系和复合关系的电路常用的门电路有与门，非门，或门、与非门，或非门等门电路可以有分立元件构成，也可以使用集成电路集成电路的逻辑门按器件类型分：双极性和MOS按集成度分：小规模、中规模、大规模和超大规模目前常用的为CMOS电路按封装的外型分：双列直插、扁平封装、表面封装和针式半导体的开关特性半导体构成的器件：二极管、三极管和MOS管导通状态时，有电信号通过，称开态，截止时，没有电信号，称关态，这就是开关特性半导体的开关特性分为：静态和动态二极管的静态特性二极管的工作机理PNPN结外电场内电场PN内电场IF正向导通外加的正向电压有一部分降落在PN结区，方向与PN结内电场方向相反，削弱了内电场。于是，内电场对多数载流子扩散运动的阻碍减弱，扩散电流加大。扩散电流远大于漂移电流，可忽略漂移电流的影响，PN结呈现低阻性。PNPN结内电场IS外电场PN内电场内电场对多子扩散运动的阻碍增强，扩散电流大大减小。此时PN结区的少子在内电场作用下形成的漂移电流大于扩散电流，可忽略扩散电流，PN结呈现高阻性。反向截至在一定的温度条件下，由本征激发决定的少子浓度是一定的，故少子形成的漂移电流是恒定的，基本上与所加反向电压的大小无关，这个电流也称为反向饱和电流IS。PN结的正向电阻很小，反向电阻很大，PN具有单向导电性PN结V-I特性VT

与温度环境有关，VD为PN结两端所加的正向电压ViDOOVonIs（1）外加电压V=0时,iD=0;（2）V>0,iD成指数规律上升；V<Von

时，ID电流很小，只有V>Von时，iD迅速上升，导通后，电压基本不变化V=Von（3）V<0,ID=Is，因为Is很小，可忽略，反向偏置视为截止PN节的动态开关特性动态开关特性是指二极管由导通到截止，或由截止到导通，瞬变状态下的特性tvti动态时，加到两边的电压突然反向时，电流的变化要稍微滞后，这是因为PN结要建立起足够的电荷梯度后才有扩散运动三极管的开关特性数字电路中，三极管作为开关使用，它工作在饱和区和截止区，对应电路的两个状态三极管的输出特性+5VRcTRBceb++--icibie分立元件由电阻、二极管、三极管等分立元件构成的逻辑门，称为分立元件门。uAuBuF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V

+5VABDADBRFABF000010100111F=AB二极管管或门门uAuBuF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V

ABDADBRFF=A+BABF000010100111三极管管非门门F=A+12VRcTRAAFTTL非非门电电路结构与与原理理+5VT1R1R2T2T3T4R3R4YWk4W.6k1W130AD2W1k输入级级倒相级级输出级级D1vlvOvi=VL=0.2V,T1发发射级级导通通，导导通后后T1基极极电压压为0.7v+0.2v=0.9v,T2,T5截止止，T2集集电极极为5V，，T4导通通。vo上电压压为3.6v，高高电平平;vi=VH=3.4V,T1发发射级级反偏偏，集集电极极正偏偏，工工作在在倒置置放大大状态态，T2,T5导导通后后，T2工工作在在饱和和状态态，T5工工作在在深度度饱和和状态态，T2的的C点电电压为为0.9v(0.7+0.2)v,T4基基极电电压为为1.4v,T4截止止，vo输出为为0.2v，，低电电平。。得到Y=ATTL反向向器的的外部部特性性外部特特性是是指通通过集集成电电路芯芯片引引脚反反映出出来的的特性性电压传传输特特曲线段段AB，因因为vi<0,6,所以以vb1<1.3v,T2和T5导导通，，T4截止止;vo=VCC-Vr2-vb4-Vd2=3.6vBC段段，1.3>vi>0,6,T2通，，T5截止止，T2工工作在在放大大区，，随vi增增加，，Vc2和vo线形下下降CD段段，Vi>1.4v,vb1为2.1V,T2和和T4同时导导通，，T4截止止，输输出电电压急急剧为低电电平，，转则则区中中点对对应的的输入入电压为为门槛槛电压压VTHvOvIABCDE0.51.01.51232输输入端端噪声声容限限在保证证输出出高电电平，，低电电平基基本不不变的的条件件下，，输入入电平平的允允许波动的的范围围。从非门门电压压输入入输出出特性性曲线线，定定义VOHMIN：输出出高电电平的的下限限，它它对应应在输输入低低电平平的上上限VILMAXVOLMAX：输出出低电电平的的上限限，它它对应应在输输入低低电平平的下下限VIHMIN前一级级门的的输出出为后后一级级门电电路的的输入入，所所以有有高电平平噪声声容限限VHN=VOHMIN–VIHMIN;低电平平噪声声容限限VNL=VILMAX-VOLMAX静态输输入特特性描述输输入电电流随随输入入电压压变化化的特特性；；静态输输出特特性vIiI0.51.01.52.00.51.00.51.01.52.0TTL反向向器的的外部部特性性传输延延迟TTL电路路中，，二极极管和和三极极管从从导通通到截截止动动态变变化都都需要要一定定的时时间，，同时时二极极管、、三极极管，，电阻阻都有有电容容的存存在都都使输输出电电压的的波形形比输输入电电压的的波形形要滞滞后，，并且且上升升和下下降沿沿都将将变坏坏输出出电电压压波波形形滞滞后后输输入入电电压压波波形形的的时时间间叫叫传传输输滞滞后后延延迟迟时时间间；；输出出电电压压由由低低电电平平跳跳变变为为高高电电平平的的传传输输延延迟迟tpLH输出出电电压压由由高高电电平平跳跳变变为为低低电电平平的的传传输输延延迟迟tpHLTTL反反向向器器的的外外部部特特性性TTL与与非非门门结构构与与工工作作机机理理第三三章章组合合逻逻辑辑电电路路计算算机机科科学学与与技技术术本章章内内容容组合合逻逻辑辑电电路路的的分分析析与与设设计计常用用组组合合逻逻辑辑模模块块的的使使用用加法法器器比比较较器器译译码码器器编编码码器器选选择择器器了解解电电路路中中的的竞竞争争和和冒冒险险组合合电电路路输入入：：x1,x2,……,xn输出出：：F1,F2,……,Fm逻辑辑关关系系Fi=fi(x1,x2,……,xn)组合合电电路路X1X2XnF1F2Fn特点点：：电路路由由逻逻辑辑门门构构成成；；不含含记记忆忆元元件件；；输出出无无反反馈馈到到输输入入的的回回路路；；输出出与与电电路路原原来来状状态态无无关关；；组合合电电路路的的分分析析（1））根根据据给给定定逻逻辑辑图图写写出出输输出出逻逻辑辑函函数数表表达达式式；；（2））对对逻逻辑辑函函数数表表达达式式化化简简，，写写出出最最简简与与或或表表达达式式；；（3））根根据据最最简简表表达达式式列列出出真真值值表表；；（4））由由真真值值表表说说明明给给定定电电路路的的逻逻辑辑功功能能。。分析析电电路路的的功功能能﹠﹠﹠﹠ABCFF=AB··BC··AC=AB+BC+AC有逻逻辑辑表表达达式式得得到到真真值值表表ABCF00000010010001111000101111011111功能能分分析析：：多数数输输入入为为1，，输输出出为为1；；多数数输输入入为为0，，输输出出为为0；；表决决器器分析析电电路路的的功功能能=1=1=1G0G1G2G3B3B2B1B0逻辑辑函函数数：：G3=B3G2=B3⊕B2G1=B2⊕B1G0=B1⊕B0真值值表表分析析功功能能将自自然然二二进进制制码码转转化化为为格格雷雷码码电电路路1&&&&ABY0Y1ABBABAABY0=AB··B··A··AB=AB+ABY1=ABABY0Y10000011010101101逻辑辑功功能能：：一一位位二二进进制制加加法法。。Y0:本本位位和和；；Y1：进进位位位位。。YD3SD2D1D0A0A1&&&&&111Y=SA1A0D3SA1A0D2SA1A0D1SA1A0D0Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0YD3SD2D1D0A0A1&&&&&111D3110D2100D101001D0000YA1A0S四选选一一数数据据选选择择器器S:使能端(选通端、片选端)低电平有效A1A0:选选择择控控制制(地地址址)D3D2D1D0:数数据据输输入入Y1Y2Y311AB>1>1>1ABY1000010101110Y2Y310010010Y1=A+B=ABY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB+AB功能能:当A>B时时,Y1=1当A=B时时,Y2=1当A<B时时,Y3=1是一一位位数数字字比比较较器器组合合逻逻辑辑电电路路设设计计（1））根根据据设设计计要要求求，，定定义义输输入入、、输输出出逻逻辑辑变变量量，，并并给给输输入、、输输出出逻逻辑辑变变量量赋赋值值，，即即用用0和和1表表示示信信号号的的有有关关状态态；；（2））列列出出真真值值表表；；（3））由由真真值值表表写写出出逻逻辑辑函函数数表表达达式式；；（4））化化简简逻逻辑辑函函数数表表达达式式；；（5））画画出出逻逻辑辑图图；；1、、半半加加器器不考考虑虑低低位位进进位位输输入入，，两两数数码码X、、Y相相加加，，称称半半加加X

Y

S000011101110C0001S=XY

+XY=XY+C=XY=1&SCXYXYSCCO2、、全全加加器器被加加数数、、加加数数以以及及低低位位的的进进位位三三者者相相加加称称为为““全全加加””1110100110010100111011101001110010100000COiSiCIi

Bi

Ai

COCOiAiBiSiCIiCI全减减器器的的真真值值表表如如何何？？1110100110010100111011101001110010100000COiSiCIi

Bi

Ai

全加加器器Ci=AiBiCIi+AiBiCIi+AiBiCIi+AiBiCIiSi=m1+m2+m4+m7=AiBiCIi=(AiBi)CIi+AiBi设计计一一三三人人表表决决电电路路。。设设计计要要求求：：多多数数赞赞成成通通过过，，反反之之不不通通过过。。并并用用与与非非门门实实现现该该电电路路。。1.设定定变变量量：：用用A、、B、、C和Y分别别表表示示输输入入和和输输出出信信号号；；2.状状态态赋赋值值:赞赞成成用用1表表示示，，反反之之用用0表表示示。。表表决决结结果果用用指指示灯灯表表示示；；灯灯亮亮表表示示1，，不不亮亮表表示示0；；3.列列真真值值表表：：ABC000001010011100101110111Y000011114.写写逻逻辑辑函函数数表表达达式式并并化化简简：：Y=ABC+ABC+ABC+ABC=AB+AC+BC=ABACBC5.画画出出逻逻辑辑图图：：三人人表表决决电电路路10A+5VCY&&&&R=ABACBCYB【例例3】】三层层楼楼房房，，楼楼道道只只有有一一盏盏灯灯。。试试设设计计该该楼楼道道灯灯控控制制电电路路。。要要求求：：在在每每一一层层均均可可控控制制开开关关。。开关—A、B、C合——“1”开——“0”灭——“0”亮——“1”灯—YA、B、CY0000001010100101110111001111CBAY00010110000111100001111010101011常用组组合集集成逻逻辑电电路4位串串行进进位加加法器器1.四四位集集成全全加器器——74LS283串行进进位的的延迟迟级数数与位位数成成正比比.考考虑设设置专专用的的进位位形成成电路路同时时产生生各位位的进进位Cn.进位输入入是由专专门的““进位门门”综合合所有低低位的加加数、被被加数及及最低位位进位来来提供.称””快速加法法器”或或”超前前进位加加法器””进位的产产生：COi=AiBiCIi+AiBiCIi+AiBiCIi+AiBiCIi2.译码码器2.1最最小项项译码器器——74LS138输入输出B2

B1

B0

0000010100111001011101110111111110111111110111111110111111110111111110111111110111111110译码器的的扩展（1）对对三变变量可直直接使用用,但但也可扩扩展位数数，这是是由二片片74LS138构成成的四位位二进制制码的译译码电路路。B3“1”01234567891011121314150123456789101112131415“1”B30000000100100011010001010110011110001001101010111100110111101111（1）这这是由由二片74LS139构成的的四位二二进制码码的译码码电路。。2-4线线译码器器——74LS139Y0Y1Y2Y3ABE5片2－－4译码码器构成成4－16译码码器。第一层的一个译码器用作选片。E=0时，CD＝00时选中左边一片，译出Y0…Y3;依此类推。用译码器器实现组组合逻辑辑函数2.2显显示译译码器abfgecd•fg

abedc•LED连连接方式式七段数字字显示器器分为共共阴极和和共阳极极两种。。abcdefg+++++•+VCC•abcdefg若采用共共阳极LED，，显示译译码器的的输出应应为低电电平输出出有效；；若采用用共阴极极LED，则高高电平输输出有效效。Ya

Yb

Yc

YdYe

Yf

YgA3

A2

A1

A00000000100100011010001010110011110001001101010111100110111101111111111001110001101100111100101100111011011001111111100001111111111001100011010011001010001110010110001111000000001234567891011121314150123456789十进制

字常用显示示译码器器7447(低低电平输输出有效效）7448(高高电平输输出有效效7448的逻逻辑功能能：LT—灯测试(低电平有效)BI/RBO—灭灯输入/灭零输出(低电平有效)RBI—灭零输入；(低电平有效)当RBI=0;A3A2A1A0=0时灯灭，RBI=1;A3A2A1A0=0时，显示0。如何灭零零？用7448驱动动BS201的的连接方方法3编编码器一、3位二进进制编码码器8个输入入信号分分别用I0~I7表示，且且高电平平有效；；输出的三三位二进进制代码码分别用用Y0、Y1、Y2表示。输入输出出I0=1Y2Y1Y0000001010011100111110101I1=1I2=1I3=1I4=1I5=1I7=1I6=1Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7=I4I5I6I7=I2I3I6I7=I1I3I5I7A1A0A2Y2Y1Y0Y2I7I6I5I4I3I2I1I011111111&&&用或门实实现的编编码器逻逻辑图二、集成成优先编编码器———74148（（8线-3线））(1)输输入、输输出均以以低电平平作为有有效信号号。(2)S——使能能输入(3)YS—使能输输出。““电路工工作，但但无编码码输入””1011111111YSX10XXXXXXX01111XXXXXXX1100000000YEX111111110711111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0Y2Y1Y0

654321S(4)YEX—扩展端。“电路工作，有编码输入”用两片74LS148接成的的16线线－4线线优先编编码器4四选选一数据据选择器器YD3S1D2D1D0A0A1&111&&&&D3110D2100D101001D0000YA1A0SD3D2D1D0A1A0S1MUXYY=S1A1A0D3+S1A1A0D2+S1A1A0D1+S1A1A0D0有使能端端的双4选1数数据选择择器———74LS1531Y1W2Y2W++1D01D11D21D32D02D12D22D3S0S11E2E.......................1&&11111>1>1选择器扩扩展利用一片片74153构构成一个个8选1数据选选择器。。A2D7D6D5D4D3D2D1D0输入1D31D21D11D0S1A1A074153Y2Y12D32D22D12D0S2A0A1Y>1用双4选选1选择择器扩展成16选1选择器器A3A2A1A0Y00D00001D110D211D30100D401D510D611D700D810

01D910D1011D111100D1201D1310D1411D15两种不同同的扩展展方案，从功功能表上上分析，，可以先选选低两位位，也可可以先选高高两位。。16选1功能表表用双4选选1选择择器(无无使能端端)扩展展成16选1选选择器逻辑结构构：A1A0控制第一一层选择择，A3A2控制第二二层选择择。A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

A1

A0

A3

A2

D0

D3

D4

D7

D8

D11

D12

D15

..方案二：：用双4选选1选择择器(无无使能端端)扩展展成16选1选选择器A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

A3

A2

A1

A0D0D4D8D12D1D5D9D13D2D6D10D14D3D7D11D15逻辑结构构：A3A2控制第一一层选择择，A1A0控制第二二层选择择。方案三：：用双4选选1选择择器(有有使能端端)扩展展成16选1选选择器用译码器器＋数据据选择器器，一级级选择就就可以。。高两位控制端经译码后分别控制数据选择器的使能端E，以实现扩展。输出级是OC门，因此可以“线与”。A3A2A1A0ED0D3D4D7D8D11D12D151W2W1W2WVCCRLYA1A0EY0Y1Y2Y3A1A1A0A0E1D01D3E2D02D3E1D01D3E2D02D3......用数据选选择器实实现组合合逻辑函函数【例1】】利用选择择器实现现逻辑函函数Y（A,B,C）=（1,2,4,6,7）用八选一一74151Y=m1+m2+

m4+m6+m7=ABC+ABC+ABC+ABC+ABC74151D7D6D5D4D3D2D1D0A1A0YA2YABC“1”=ABC0+ABC1+ABC1+ABC0+ABC1+ABC0+ABC1+ABC1ABC用四选一一74153Y=ABC+ABC+ABC+ABC+ABCAB1D31D21D11D0S1A1A074153Y2Y12D32D22D12D0S2YC“1”..1=AB•C+AB•C+AB•C+AB•1【例2】】利用八选一数据选择器实现逻辑函数Y=ACD+ABCD+BC+BCDBADC0011011000110110111111111Y=DCB•0+DCB•1+DCB•0+DCB•1+DCB•A+DCB•A+DCB•A+DCB•174151D7D6D5D4D3D2D1D0A1A0YA2YDCB“1”A....1..数据同比比较器——【例3】】分析下面面组合逻逻辑电路路的逻辑辑功能S2S1S0ES3S2S1YYD7D6D5

D4D3D2

D1D0Y7Y6Y5

Y4Y3Y2

Y1Y0A2A1A074LS15174LS138A2A1A0B2B1B0AB比较结果果：若A=B，则Y=0，反之，Y=1。。只能比较较两个二二进制数数是否相相同，而而不能比比较其大大小。S2S1S0S1D7D6D5D4D3D2D1D0Y7Y6Y5Y4Y3Y2Y1Y0A2A1A074LS15174LS138AB5数数值比比较器1、一位位数值比较较器1.定义义：用来来比较两两个一位位二进制制数大小小的电路路。2.真值值表：Ai

Bi

YA>B0000101011100010YA<BYA=B1001YA>B=AiBiYA<B=AiBi3.逻辑辑图：YA=B=AiBi+AiBi=AiBi+AiBiYA<BYA=BYA>BAiBi11&&=2、四位位数值比比较器A3A2A1A0B3B2B1B0从高位开开始比较较，若A3>B3则A>B，若A3<B3则A<B，若A3=B3则再比较较低位A3B3A2B2A1B1A0B0IA>BIA<BIA=BA>BA<BA=BA3>B3XXXXXX100A3<B3XXXXXX010A3=B3A2>B2XXXXX100A3=B3A2<B2XXXXX010A3=B3A2=B2A1>B1XXXX100A3=B3A2=B2A1<B1XXXX010A3=B3A2=B2A1=B1A0>