数字与逻辑电路教程江西师范大学物理与通信电子学院

第5章触发器5.1基本RS触发器5.2时钟控制的触发器5.3集成触发器5.4触发器的逻辑符号及时序图5.1基本RS触发器5.1.1电路结构和工作原理图5–1基本RS触发器基本RS触发器是构成各种功能触发器的基本单元，所以称为基本触发器。它可以用两个与非门或两个或非门交叉耦合构成。图5-1(a)是用两个与非门构成的基本RS触发器，它有两个互补输出端Q和Q，一般用Q端的逻辑值来表示触发器的状态。Q=1，Q=0时，称触发器处于1状态；Q=0,Q=1时，称触发器处于0状态。RD、SD为触发器的两个输入端(或称激励端)。当输入信号RD、SD不变化(即RDSD=11)时，该触发器必定处于Q=1或Q=0的某一状态保持不变，所以它是具有两个稳定状态的双稳态触发器。当输入信号变化时，触发器可以从一个稳定状态转换到另一个稳定状态。我们把输入信号作用前的触发器状态称为现在状态(简称现态)，用Qn和Qn(或Q、Q)表示，把在输入信号作用后触发器所进入的状态称为下一状态(简称次态)，用Qn+1和Qn+1表示。因此根据图5-1(a)电路中的与非逻辑关系，可以得出以下结果：①当RD=0，SD=1时，无论触发器原来处于什么状态，其次态一定为0，即Qn+1=0，Qn+1=1，称触发器处于置0(复位)状态。②当RD=1，SD=0时，无论触发器原来处于什么状态，其次态一定为1，即Qn+1=1，Qn+1=0，称触发器处于置1(置位)状态。③当RD=1，SD=1时，触发器状态不变，即Qn+1=Qn，Qn+1=Qn，称触发器处于保持(记忆)状态。④当RD=0，SD=0时，两个与非门输出均为1(高电平)，此时破坏了触发器的互补输出关系，而且当RD、SD同时从0变化为1时，由于门的延迟时间不一致，使触发器的次态不确定，即Qn+1=Ø，这种情况是不允许的。因此规定输入信号RD、SD不能同时为0，它们应遵循RD+SD=1的约束条件。

从以上分析可见，基本RS触发器具有置0、置1和保持的逻辑功能，通常SD称为置1端或置位(SET)端，RD称为置0或复位(RESET)端，因此该触发器又称为置位—复位(SetReset)触发器或RDSD触发器，其逻辑符号如图5-1(b)所示。因为它是以RD和SD为低电平时被清0和置1的，所以称RD、SD低电平有效，且在图5-1(b)中RD、SD的输入端加有小圆圈。5.1.2基本RS触发器的功能描述方法1.状态转移真值表(状态表)将触发器的次态Qn+1与现态Qn、输入信号之间的逻辑关系用表格形式表示出来，这种表格就称为状态转移真值表，简称状态表。根据以上分析，图5-1(a)基本RS触发器的状态转移真值表如表5-1(a)所示，表5-1(b)是它的简化表。它们与组合电路的真值表相似，不同的是触发器的次态Qn+1不仅与输入信号有关，还与它的现态Qn有关，这正体现了时序电路的特点。表5–1基本RS触发器状态表图5–2次态卡诺图2.特征方程(状态方程)描述触发器逻辑功能的函数表达式称为特征方程或状态方程。对图5-2次态卡诺图化简，可以求得基本RS触发器的特征方程为(约束条件)特征方程中的约束条件表示RD和SD不允许同时为0，即RD和SD总有一个为1。3.状态态转移图(状态图)与激励表表状态转移图图是用图形形方式来描描述触发器器的状态转转移规律。。图5-3为为基本RS触发器的的状态转移移图。图中中两个圆圈圈分别表示示触发器的的两个稳定定状态，箭箭头表示在在输入信号号作用下状状态转移的的方向，箭箭头旁的标标注表示转转移条件。。图5––3基基本RS触发器的的状态图激励表(也也称驱动表表)是表示示触发器由由当前状态态Qn转至确定的的下一状态态Qn+1时，对对输入信号号的要求。。基本RS触发器的的激励表如如表5-2所示。表5––2基基本RS触发器的的激励表QnQn+1RDSD00011011×110011×4.波形形图工作波形图图又称时序序图，它反反映了触发发器的输出出状态随时时间和输入入信号变化化的规律，，是实验中中可观察到到的波形。。图5––4基基本RS触发器波波形图5.2时时钟控制制的触发器器5.2.1钟控RS触发器器钟控RS触触发器是在在基本RS触发器基基础上加两两个与非门门构成的，，其逻辑电电路及逻辑辑符号分别别如图5-5(a)、(b)所示。图图中C、D门构成触触发引导电电路，R为置0端，，S为置1端，，CP为时钟输入入端。从图5-5(a)看出，其其中基本RS触发器器的输入函函数为当CP=0时，C、D门被被封锁，RD=1，SD=1，由基基本RS触触发器功能能可知，触触发器状态态维持不变变。当CP=1时，RD=R,SD=S，触发发器状态将将发生转移移。将RD、SD代入基本RS触发器器的特征方方程式(5-1)中，可可得出钟控控RS触发发器的特征征方程为(约束条件件)其中RS=0表示R与S不能同时为为1。该方方程表明当当CP=1时，钟钟控RS触发器的状状态按式(5-2)转移移，即时钟钟信号为1时才允许许外输入信信号起作用用。(5-2)同理还可得得出CP=1时，钟钟控RS触触发器的状状态转移真真值表、激激励表分分别如表5-3和表5-4所示，，状态转移移图、时序序图分别如如图5-6(a)、(b)所示。钟控RS触触发器是在在R和S分别为1时时清“0””和置“1”，称为为R、S高电平有效效，所以逻逻辑符号的的R、S输入端不加加小圆圈。。表5––3钟钟控RS触触发器状态态转移真值值表RSQn+100011011Qn10×表5––4钟钟控RS触发器激激励表QnQn+1RDSD00011011×101100×图5––6钟钟控RS触发器的的状态图和和波形图(a)状状态转移图图；(b)时序序波形5.2.2钟控D触发器为了解决R、S之间有约束束问题，可可以将图5-5(a)钟控RS触发器的的R端接至D门门的输出端端，并将S改为D，便构成了了图5-7(a)所示的钟钟控D触发发器，其逻逻辑符号如如图5-7(b)所示。图图5-7(a)中，门A和B组成成基本触发发器，门C和D组成成触发引导导门。基本本触发器的的输入为当CP=0时，SD=1，RD=1，触发发器状态维维持不变。。当CP=1时，SD=D，，RD=D，代入入基本RS触发器的的特征方程程得出钟控控D触发器器的特征方方程为同理，可以以得出钟控控D触发器器在CP=1时的状状态转移真真值表(表表5-5)、激激励表(表表5-6)和和状态图(图5-8)。。钟控D触发发器在时钟钟作用下，，其次态Qn+1始终和D输输入一致，，因此常把把它称为数数据锁存器器或延迟(Delay)触发发器。由于于D触发器器的功能和和结构都很很简单，因因此目前得得到普遍应应用。图5-7D触发器(a)逻辑电电路；(b)逻辑符符号图5-8D触发发器状态图图表5––5D触发器器状态转移移真值表DQn+10101QnQn+1D000110110101表5––6ＤＤ触发器激激励表5.2.3钟控T触发器钟控T触发器的逻辑电路及符号分别如图5-9(a)、(b)所示。从图中看出，它是将钟控RS触发器的互补输出Q和Q分别接至原来的R和S输入端，并在触发引导门的输入端加T输入信号而构成的。这时等效的R、S输入信号为由于Qn和Qn互补，它不不可能出现现SR=11的情情况，因此此这种结构构也解决了了R、S之间的约束束问题。图5––9T触发器(a)逻辑电电路；(b)逻辑符符号由图5-9(a)可见：当CP=0时，SD=1，RD=1，触发发器状态维维持不变。。当CP=1时，代代入基本RS触发器器的特征方方程得出钟钟控T触发发器的特征征方程为表5––7T触发器状状态转移真真值表TQn+101QnQnQnQn+1T000110110110表5––8T触发器激激励表注：当Ｔ输输入法为１１时，输出出端的状态态出现安全全空翻，在在这种条件件下，触发发器也称这这为触发发器。5.2.4钟控JK触发器器钟控JK触发器的逻辑电路及符号分别如图5-11(a)、(b)所示。从图中看出，它是将钟控RS触发器的互补输出Q和Q分别接至原来的R和S输入端，并在触发引导门的输入端加J和K输入信号而构成的。这时等效的R、S输入信号为由于Qn和Qn互补，它不不可能出现现SR=11的情情况，因此此这种结构构也解决了了R、S之间的约束束问题。由图5-11(a)可见：当CP=0时，SD=1，RD=1，触发发器状态维维持不变。。当CP=1时，代代入基本RS触发器器的特征方方程得出钟钟控T触发发器的特征征方程为图5-12JK触发器状状态图表5-9JK触发器状状态转移真真值表JKQn+100011011Qn01Qn表5-10JK触发器激激励表QnQn+1JK000110110×1××1×0图5-13JK触发器器转换为其其它触发器器5.2.5电位触触发方式的的工作特点点电位触发方方式的特点点是，在约约定钟控信信号电平(CP=1)期间间，触发器器的状态对对输入信号号敏感，输输入信号的的变化都会会引起触发发器的状态态变化。而而在非约定定钟控信号号电平(CP=0)期间间，不论论输入信号号如何变化化，都不会会影响输出出，触发器器的状态维维持不变。。但是必须须指出，这这种电位触触发方式，，对于T′触发器，，其状态转转移为，，当在CP=1且脉冲冲宽度较宽宽时，T′′触发器将将在CP=1的期间间一直发生生翻转，直直至CP=0为止，，这种现象象称为空翻翻。如果要求每每来一个CP触发器仅发发生一次翻翻转，则对对钟控信号号约定电平平(通常CP=1)的宽宽度要求是是极为苛刻刻的。例如如，对T′′触发器必必须要求触触发器输出出端的新状状态返回到到输入端之之前，CP应回到低低电平，就就是CP的宽度tCP不能大于3tpd，而为了保保证触发器器能可靠翻翻转，至少少在第一次次翻转过程程中，CP应保持在高高电平，亦亦即宽度度不应小于于2tpd，因此CP的宽度应限限制在2tpd＜tCP＜3tpd范围内。但但TTL门门电路的传传输时间tpd通常在50ns以内内，产生或或传送这样样的脉冲很很困难，尤尤其是每个个门的延迟迟时间tpd各不相同。。因此在一一个包括许许多触发器器的数字系系统中，实实际上无法法确定时钟钟脉冲应有有的宽度。。所以，为为了避免空空翻现象，，必须对以以上的钟控控触发器在在电路结构构上加以改改进。5.3集集成触触发器器5.3.1主从触触发器图5-14主从从触发器框框图1.主从从JK触发发器工作原原理主从JK触触发器电路路如图5-15所示示。它由两两个钟控RS触发器构成成，其中1门~4门门组成从触触发器，5门~8门门组成主触触发器。当当CP=1时，CP=0，从触触发器被封封锁，输出出状态不变变化。此时时主触发器器输入门打打开，接收收J、K输入信息，，代入式(5-1)得得出状态方方程为(5-7)图5-15主从从JK触发发器当CP=0时，CP=1，主触发器被封锁，输入J、K的变化不会引起主触发器状态变化；从触发器输入门被打开，从触发器按照主触发器的状态(即主触发器维持在CP下降沿前一瞬间的状态)翻转，其中：则即将主触发发器的状态态转移到从从触发器的的输出端，，从触发器器的状态和和主触发器器一致。将将主主代入式(5-7)可得这就是主从从JK触发发器的状态态方程，说说明CP=1时，可可按JK触触发器的特特性来决定定主触发器器的状态，，然后在CP下降沿沿(1→0时)从触触发器的输输出才改变变一次状态态。综上所述，，主从JK触发器防防止了空翻翻，其工作作特点是①输出状状态变化的的时刻在时时钟的下降降沿。②输出状状态如何变变化，则由由时钟CP下降沿到来来前一瞬间间的J、K值按JK触触发器的特特征方程来来决定。2.主从从JK触发发器的一次次翻转主从JK触触发器器虽然然防止止了空空翻现现象，，但还还存在在一次次翻转转现象象，可可能能会使使触发发器产产生错错误动动作，，因而而限制制了它它的使使用。。所谓一一次翻翻转现现象是是指在在CP=1期期间，，主触触发器器接收收了输输入激激励信信号发发生一一次翻翻转后后，主主触发发器状状态就就一直直保持持不变变，它它不不再随随输入入激励励信号号J、K的变化化而变变化。。例如，，设，，如如果在在CP=1期期间J、K发生了了多次次变化化，如如图5-16所所示。。其中中第一一次变变化发发生在在t1，此时时J=K=1，，从触触发器器输出出Qn=0，，因而而RD主=KQn=1，，，，从从而而主触触发器器发生生一次次翻转转，即即。。在在t2瞬间，，J=0,K=1,，，，，主主触发发器状状态不不变。。由于于CP=1期期间Qn=0，，图5-15中中7门门一直直被封封锁，，RD主=1，，因此此t3时刻K变化不不起作作用，，一一直直保持持不变变。当当CP下降沿沿来到到时，，从触触发器器的状状态为为。。这就就是一一次翻翻转情情况，，它和和CP下降沿沿来到到时由由当时时的J、K值(J=0,K=1)所确确定的的状态态Qn+1=0不不一致致，即即一次次翻转转会使使触发发器产产生错错误动动作。。图5-16主主从JK触触发器器的一一次翻翻转若是在在CP=1时，，J、K信号发发生了了变化化，就就不能能根据据CP下降降沿时时的J、K值来决决定输输出Q。这时时可按按以下下方法法来处处理：：①①若若CP=1以以前Q=0，，则从从CP的上升升沿时时刻起起J、K信号出出现使使Q变为1的组组合，，即JK=10或11，，则CP下降沿沿时Q也为1。否否则则Q仍为0。②若若CP=1以以前Q=1，，则从从CP的上升升沿时时刻起起J、K信号出出现使使Q变为0的组组合，，即JK=01或11，，则CP下降沿沿时Q也为0。否否则则Q仍为1。图5-17为考考虑了了一次次翻转转后主主从JK触触发器器的工工作波波形，，它它仅在在第5个CP时时没有有产生生一次次翻转转。图5-17主主从从JK触发发器的的工作作波形形图为了使使CP下降时时输出出值和和当时时的J、K信号一一致，，要求求在CP=1的的期间间J、、K信号号不变变化。。但实实际上上由于于干扰扰信号号的影影响，，主从从触发发器的的一次次翻转转现象象仍会会使触触发器器产生生错误误动作作，因因此主主从JK触触发器器数据据输入入端抗抗干扰扰能力力较弱弱。为为了减减少接接收干干扰的的机会会，应应使CP=1的的宽度度尽可可能窄窄。3.主主从从触发发器的的脉冲冲工作作特性性①时时钟CP由0上上跳至至1及及CP=1的的准备备阶段段，要要求完完成主主触发发器状状态的的正确确转移移，则则须：：第一一，在在CP上跳沿沿到达达时，，J、K信号已已处于于稳定定状态态，且且在CP=1期期间，，J、K信号不不发生生变化化；第第二二，从从CP上升沿沿抵达达到主主触发发器状状态变变化稳稳定，，需要要经历历三级级与非非门的的延迟迟时间间，即即3tpd，因此此要求求CP=1的的持续续期tCPH≥3tpd。②CP由1下下跳至至0时时，主主触发发器的的状态态转移移至从从触发发器。。从CP下跳沿沿开始始，到到从触触发器器状态态转变变完成成，也也需经经历三三级与与非门门的延延迟时时间，，即3tpd，因此此要求求CP=0的的持续续期tCPL≥3tpd。此间间主触触发器器已被被封锁锁，因因而J、K信号可可以变变化。。③为为了保保证触触发器器能可可靠地地进行行状态态变化化，允允许时时钟信信号的的最高高工作作频率率为主从触触发器器在CP=1时时为准准备阶阶段。。CP由1下下跳变变至0时触触发器器状态态发生生转移移，因因此它它是一一种脉脉冲触触发方方式。。而状状态转转移发发生在在CP下降沿沿时刻刻。5.3.2边边沿触触发器器同时具具备以以下条条件的的触发发器称称为边边沿触触发方方式触触发器器(简简称边边沿触触发器器)：：①触触发发器仅仅在CP某一约约定跳跳变到到来时时，才才接收收输入入信号号；②②在在CP=0或或CP=1期期间，，输入入信号号变化化不会会引起起触发发器输输出状状态变变化。。因此此，边边沿触触发器器不仅仅克服服了空空翻现现象，，而且且大大大提高高了抗抗干扰扰能力力，工工作更更为可可靠。。边沿触触发方方式的的触发发器有有两种种类型型：一一种是是维持持—阻阻塞式式触发发器，，它是是利用用直流流反馈馈来维维持翻翻转后后的新新状态态，阻阻塞触触发器器在同同一时时钟内内再次次产生生翻转转；另另一种种是边边沿触触发器器，它它是利利用触触发器器内部部逻辑辑门之之间延延迟时时间的的不同同，使使触发发器只只在约约定时时钟跳跳变时时才接接收输输入信信号。。1.维维持持—阻阻塞式式D触触发器器1)电电路路工作作原理理维持——阻塞塞式D触发发器由由钟控控RS触发发器、、引导导门和和4根根直流流反馈馈线组组成，，如图图4-18所示示。图图中，，RD、SD为直接接置0、置置1端端，其其操作作不受受CP控制制，因因此也也称异异步置置0、、置1端。。当RDSD=01时，，使得得Q=1;3门、、6门门锁定定，,由由于，，因因而Q=0，，无论论CP和输输入信信号处处于什什么状状态，，都能能保证证触发发器可可靠置置0。。图5-18维维持持—阻阻塞式式D触触发器器同理，，RDSD=10时，，无论论CP和输入入信号号处于于什么么状态态，都都能保保证触触发器器可靠靠置1。当RDSD=11，CP=0时时，门门3和和门4被封封锁，，，，触触发器器状态态维持持不变变，Qn+1=Qn。此时时，门门5和和6被被打开开，当CP由0变为为1时时，，，触触发器器状态态转移移为即触发发器的的输出出状态态由CP上上升沿沿到达达前瞬瞬间的的输入入信号号D来来决定定。设CP上升沿沿到达达前D=0，，则由由于CP=0，，，，因因此此D信信号存存储在在5、、6门门输出出，R′S′=10，，当CP上升沿沿到达达后，，使Qn+1=0。。如果果此时时D由0→→１，，由于于反馈馈线①①将的信号号反馈馈到6门，，使6门被被封锁锁，D信号变变化不不会引引起触触发器器状态态改变变，即即维持持原来来的Qn+1=0状状态，，因此此反馈馈线①①称置置0维维持线线。维维持置置0信信号经经6门门反相相后，，再经经连线线④使使S′保持持0，，从而而封锁锁3门门，使使保保持1，这这样触触发器器不会会再翻翻向1状态态，故故④线线称阻阻塞置置1线线。同理，，若CP上升沿沿到达达前D=1，，则R′S′=01，，CP上升沿沿到达达后，，使使Qn+1=1。。如如果此此时D由1→→0，，反馈馈线②②将的的信号号反馈馈到5门，，使S′=1，，，即维维持原原来的的Qn+1=1状状态，，因此此反馈馈线②②称置置1维维持线线。同同时经经反馈馈线③③送至至4门门，将将4门门封锁锁，使使保保持1，这这样触触发器器不会会再翻翻向0状态态，故故③线线称阻阻塞置置0线线。综上所所述，，维持持—阻阻塞式式D触触发器器是在在CP上升沿沿到达达前接接收输输入信信号；；上升升沿到到达时时刻触触发器器翻转转；上上升沿沿以后后输入入被封封锁。。因此此，维维持——阻塞塞式D触发发器具具有边边沿触触发的的功能能，并并有有效地地防止止了空空翻。。2)脉脉冲冲工作作特性性由图5-18可可知，，维持持—阻阻塞式式D触触发器器的工工作分分两个个阶段段：CP=0期期间为为准备备阶段段，CP由0变变至1时为为触发发器的的状态态变化化阶段段。为为了使使触发发器可可靠工工作，，必须须要求求：①CP=0期期间，，必须须把输输入信信号送送至5、6门的的输出出，在在CP上升沿沿到达达之前前建立立稳定定状态态，它它需要要经历历两个个与非非门的的延迟迟时间间，称称为建建立时时间tset，tset=2tpd。在tset内要求求D信号保保持不不变，，且CP=0的的持续续时间间tCPL≥2tpd。②在在CP由0变变至1及CP脉冲前前沿到到达后后，要要达到到维持持-阻阻塞作作用，，必须须使或或由1变为为0，，需要要经历历一个个与非非门延延迟时时间，，在在这段段时间间内信信号D不应变变化，，这段段时间间称为为保持持时间间th，th=tpd。③从从CP由0变变至1开始始，直直至触触发器器状态态稳定定建立立，需需要经经历三三级与与非门门的延延迟时时间，，因此此要求求CP=1的的持续续时间间tCPH≥3tpd。④为为使维维持——阻塞塞式D触发发器可可靠工工作，，CP的最高高工作作频率率为由于维维持——阻塞塞式D触发发器只只要求求输入入信号号D在CP上升沿沿前后后很短短时间间(tset+th=3tpd)内保保持不不变，，而在在CP=0及及CP=1的的其余余时间间内，，无论论输入入信号号如何何变化化，都都不会会影响响输出出状态态，因因此，，它的的数据据输入入端具具有较较强的的抗干干扰能能力，，且且工作作速度度快，，故故应用用较广广泛。。图5-19维维持持—阻阻塞式式D触触发器器波形形图图5-20负负边边沿JK触触发器器2.边边沿沿触发发器图5-20是利利用门门传输输延迟迟时间间构成成的负负边沿沿JK触发发器逻逻辑电电路。。图中中的两两个与与或非非门构构成基基本RS触触发器器，两两个与与非门门(1、2门)作为为输入入信号号引导导门，，而且且在制制作时时已保保证与与非门门的延延迟时时间大大于基基本RS触触发器器的传传输延延迟时时间。。RD、SD为直接接置0、置置1端端，不不用时时应使使SDRD=11。其其原理理如下下：当CP=0稳稳定时时，输输入信信号J、K被封锁锁，，，触发发器的的状态态保持持不变变；而而当CP=1时时，触触发器器的输输出也也不会会变，，这这可从从以下下的推推导式式中看看出：：由此可见，在稳定的CP=0及CP=1期间，触发器状态均维持不变，这时触发器处于一种“自锁”状态。当CP由1变为0时，由于CP信号是直接加到与或非门的其中一个与门输入端，首先解除了触发器的“自锁”，但还要经过一个与非门延迟时间tpd才能变为1。在没有变为1以前，仍维持CP下降沿前的值，即代入基基本RS触触发器器特征征方程程，有有也就是是说，，在CP由1变变为0的下下降沿沿时刻刻，触触发器器接收收了输输入信信号J、K，并按按JK触发发器的的特征征规律律变化化。由以上上分析析可知知，在在CP=1时时，J、K信号可可以进进入输输入与与非门门，但但仍被被拒于于触发发器之之外。。只只有在在CP由1变变为0之后后的短短暂时时刻里里，由由于与与非门门对信信号的的延迟迟，在在CP=0前前进入入与非非门的的J、K信号仍仍起作作用，，而此此时触触发器器又解解除了了“自自锁””，使使得得J、K信号可可以进进入触触发器器，并并引起起触发发器状状态改改变。。因因此，，只只在时时钟下下降沿沿前的的J、K值才能能对触触发器器起作作用，，从而而实现现了边边沿触触发的的功能能。综上所所述，，负边边沿JK触触发器器是在在CP下降沿沿产生生翻转转，翻翻转方方向决决定于于CP下降前前瞬间间的J、K输入信信号。。它只只要求求输入入信号号在CP下降沿沿到达达之前前，在在与非非门1、2转换换过程程中保保持不不变，，而在在CP=0及及CP=1期期间，，J、K信号的的任何何变化化都不不会影影响触触发器器的输输出。。因此此这种种触发发器比比维持持—阻阻塞式式触发发器在在数据据输入入端具具有更更强的的抗干干扰能能力，，其波波形图图如图图5-21所示示。图5-21边边沿沿JK触发发器的的理想想波形形图这种负负边沿沿触发发的JK触触发器器，仅仅要求求在CP下降沿沿到达达之前前有信信号到到达的的建立立时间间tset，即tset=tpd。由于于此过过程在在CP=1期期间进进行，，因此此tCPH≥tpd。CP下下降沿沿到达达时，，CP封锁锁了1、2门，，故负负边沿沿触发发器基基本上上不需需要保保持时时间。。但在在CP=0持持续期期tCPL内一定定要保保证基基本RS触触发器器能可可靠翻翻转，，因此此tCPL≥2tpd，因而而触发发器最最高工工作频频率为为5.4触触发发器的的逻辑辑符号号及时时序图图5.4.1触触发器器的逻逻辑符符号图5-22电电位位触发发方式式触发发器的的逻辑辑符号号图5-22均均为为电电位位触触发发方方式式触触发发器器的的逻逻辑辑符符号号，，其其中中图图(a)为为基基本本RS触触发发器器逻逻辑辑符符号号，，它它没没有有时时钟钟输输入入端端，，SD、RD为非非同同步步(或或称称异异步步)输输入入，，触触发发器器的的状状态态直直接接受受SD、RD电位位控控制制。。图图(b)、、(c)分分别别为为钟钟控控RS触触发发器器、、钟钟控控D触触发发器器的的逻逻辑辑符符号号。。触触发发器器的的输输出出状状态态受受时时钟钟CP的的电电位位控控制制：：CP=1时时，，触触发发器器分分别别接接收收输输入入信信号号，，输输出出状状态态Q、Q按其其功功能能发发生生变变化化；；CP=0时时，，触触发发器器不不接接收收信信号号，，输输出出状状态态维维持持不不变变。。①传传统统的的逻逻辑辑符符号号.图5-23集集成成触触发发器器常常用用的的逻逻辑辑符符号号②国国家家标标准准(GB4728.12-85)规规定定的的逻逻辑辑符符号号图5-24集集成成触触发发器器国国标标规规定定的的逻逻辑辑符符号号5.4.2时时序序图图时序序图图的的画画法法一一般般按按以以下下步步骤骤进进行行：：①以以时时钟钟CP的作作用用沿沿为为基基准准，，划划分分时时间间间间隔隔，，CP作用用沿沿来来到到前前为为现现态态，，作作用用沿沿来来到到后后为为次次态态。。②每每个个时时钟钟脉脉冲冲作作用用沿沿来来到到后后，，根根据据触触发发器器的的状状态态方方程程或或状状态态表表确确定定其其次次态态。。③异异步步直直接接置置0、、置置1端端(RD、SD)的的操操作作不不受受时时钟钟CP的控控制制，，画画波波形形时时要要特特别别注注意意。。【例例5-1】】边边沿沿JK触触发发器器和和维维持持——阻阻塞塞式式D触触发发器器分分别别如如图图5-25(a)、、(b)所所示示，，其其输输入入波波形形见见图图5-25(c)，，试试分分别别画画出出Q１、Q2端的的波波形形。。设设电电路路初初态态均均为为0。。图5-25例例5-1图图解：：①从从图图中中可可见见，，JK触触发发器器为为下下降降沿沿触触发发，，因因此此首首先先以以CP下下降降沿沿为为基基准准，，划划分分时时间间间间隔隔，，然然后后根根据据JK触触发发器器的的状状态态方方程程，，由由每每个个CP来到到之之前前的的A、、B和原原态态Q1决定定其其次次态态。例例如如第第一一个个CP下降降沿沿来来到到前前因因AB=10，，Q1=0，，将将A、、B、、Q1代入入状状态态方方程程得得，，故故画画波波形形时时应应在在CP下降降沿沿来来到到后后使使Q1为1，，该该状状态态一一直直维维持持到到第第二二个个CP下降降沿沿来来到到后后才才变变化化。。依依此此类类推推可可画画出出Q1的波波形形如如图图5-25(c)所所示示。。②图图5-25(b)的的D触触发发器器为为上上升升沿沿触触发发，，因因此此首首先先以以CP上升升沿沿为为基基准准，，划划分分时时间间间间隔隔。。由由于于D=A，故故D触发发器器的的状状态态方方程程为为，，这这里里需需要要注注意意的的是是异异步步置置0端端RD和B相连连，，因因此此该该状状态态方方程程只只有有当当B=1时时才才适适用用。。当当B=0时时，，无无论论CP、A如何何，，，，即即图图5-25(c)中中B为0期期间间所所对对应应的的均均为为0；；只只有有B=1,