数字电路模拟题

数字电路模拟题数字电路模拟题数字电路模拟题数字电路模拟题编制仅供参考审核批准生效日期地址：电话：传真:邮编:题型分布：填空题2*9=18、选择题3*4=12、逻辑函数化简6+7+7=20、画波形10、分析与设计15+25=40填空题与非门的逻辑功能为。数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用和来表示。三态门的“三态”指，和。逻辑代数的三个重要规则是、、。为了实现高的频率稳定度，常采用振荡器；单稳态触发器受到外触发时进入态计数器按增减趋势分有、和计数器。一个触发器可以存放位二进制数。优先编码器的编码输出为码，如编码输出A2A1A0=011，可知对输入的进行编码。逻辑函数的四种表示方法是、、、。移位寄存器的移位方式有，和。同步RS触发器中，R，S为电平有效，基本RS触发器中R，S为电平有效。常见的脉冲产生电路有触发器有个稳态，存储8位二进制信息要个触发器。常见的脉冲产生电路有，常见的脉冲整形电路有、。数字电路按照是否有记忆功能通常可分为两类：、。寄存器按照功能不同可分为两类：寄存器和寄存器。逻辑函数F==触发器有两个互补的输出端Q、，定义触发器的1状态为，0状态为，可见触发器的状态指的是端的状态。一个触发器可以记忆位二进制代码，四个触发器可以记忆位二进制代码。主从JK触发器的特性方程。时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。为了实现高的频率稳定度，常采用振荡器；单稳态触发器受到外触发时进入态。触发器有个稳态，存储8位二进制信息要个触发器。逻辑函数的化简有，两种方法。组合逻辑电路没有功能。主从JK触发器的特性方程，D触发器的特性方程。数字电路中，常用的计数进制，，，。逻辑函数的最简与或式的标准，。触发器具有功能，常用来保存信息。触发器的逻辑功能可以用、、、、来描述。施密特触发器主要是将变化缓慢的信号变换成脉冲。三态输出门能输出_______、_________、_________。把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作_________逻辑赋值。一种电路若在正逻辑赋值时为与非门，则在负逻辑赋值时为_________。555定时器的最基本应用有_________、__________、__________。计数器按进制不同分为________、_________、___________。数制转换(1)2=()16＝（）8421BCD，(3B)16=()10＝（）8421BCDZ=AB+AC的对偶式为（）。JK触发器特征方程为。逻辑函数F=AB+B(C+0)的对偶式F*=。数制转换（1）、（255）10=（）2=（）16=（）8421BCD（2）、（3FF）16=（）2=（）10=（）8421BCD在译码器、寄存器、全加器三者中，不是组合逻辑电路的是。对16个输入信号进行编码，至少需要位二进制数码。3位二进制计数器，最多能构成模值为的计数器。十进制计数器最高位输出的频率是输入CP脉冲频率的倍。数字信号只有和两种取值。十进制123的二进制数是；八进制数是；十六进制数是。设JK触发器的起始状态Q=1若令J=1，K=0，则。若令J=1，K=1，则。BCD七段翻译码器输入的是位码，输出有个。一个N进制计数器也可以称为分频器。（406）10=（）8421BCD一位数值比较器的逻辑功能是对输入的数据进行比较，它有、、三个输出端。TTL集成JK触发器正常工作时，其和端应接电平。单稳态触发器有两个工作状态和，其中是暂时的。根据逻辑功能的不同特点，数字电路可分为和两大类。它们的主要区别是：。一个8选1的数据选择器有个数据输入端，个地址输入端。二、选择题1、有八个触发器的二进制计数器，它们最多有（）种计数状态。A、8；B、16；C、256；D、642、下式中与非门表达式为（），或门表达式为（）。A、Y=A+B；B、Y=AB；C、Y=；D、Y=3、十二进制加法计数器需要（）个触发器构成。A、8；B、16；C、4；D、34、逻辑电路如右图，函数式为（）。A、F=+；B、F=+C；C、F=；D、F=A+5、逻辑函数F=AB+BC的最小项表达式为（）A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m76、74LS138译码器有（），74LS148编码器有（）A、三个输入端，三个输出端；B、八个输入端，八个输出端；C、三个输入端，八个输出端；D、八个输入端，三个输出端。7、单稳态触发器的输出状态有（）A、一个稳态、一个暂态B、两个稳态C、只有一个稳态D、没有稳态8、卡诺图③、④表示的逻辑函数最简式分别为（）和（）A、F=+B、F=B+DC、F=BD+D、F=BD+9、逻辑电路如图⑤，函数式为（）F=+F=+F=+CF=A+BC10、一位8421BCD码计数器至少需要个触发器。11、下列逻辑函数表达式中与F=A+B功能相同的是（）A、B、C、D、12、施密特触发器常用于（）A、脉冲整形与变换B、定时、延时C、计数D、寄存13、施密特触发器的输出状态有A、一个稳态、一个暂态B、两个稳态C、只有一个稳态D、没有稳态14、一个8选1多路选择器，输入地址有，16选1多路选择器输入地址有。A、2位B、3位C、4位D、8位15、同步计数器和异步计数器比较，同步计数器的显著优点是。AA.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。16、把一个五进制计数器与一个四进制计数器串联可得到进制计数器。D17、下列逻辑电路中为时序逻辑电路的是。A.变量译码器B.加法器C.数码寄存器D.数据选择器18、在何种输入情况下，“与非”运算的结果是逻辑0。A．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是119、逻辑函数F==。C.D.20、为实现将JK触发器转换为D触发器，应使。=D,K=B.K=D,J==K=D=K=21、多谐振荡器可产生。A.正弦波B.矩形脉冲C.三角波D.锯齿波22、八路数据分配器，其地址输入端有个。23、8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。24、一个16选1多路选择器输入地址有A、2位B、3位C、4位D、8位25、当逻辑函数有n个变量时，共有个变量取值组合A.nB.2nC.n2D.2n26、一位八进制数可以用（）位二进制数来表示。A.2B.3C.４D.1627、对于D触发器，欲使Qn+1=Qn，应使输入D=。D.28、N个触发器可以构成能寄存位二进制数码的寄存器。+129、石英晶体多谐振荡器的突出优点是。A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭30、若在编码器中有50个编码对象，则要求输出二进制代码位数为位。31、在下列逻辑电路中，不是组合逻辑电路的有。A.译码器B.编码器C.全加器D.寄存器32、在555定时器组成的三种电路中，能自动产生周期为T=(R1+2R2)C的脉冲信号的电路是（）。A、多谐振荡器；B、单稳态触发器；C、施密特触发器；D、双稳态触发器33、在数字电路中，晶体管的工作状态为：（）A、饱和；B、放大；C、饱和或放大；D、饱和或截止34、下列逻辑代数运算错误的是：（）A、A+A=A；B、A=1；C、AA=A；D、A+=135、以下各电路中，属于组合逻辑电路的是：（）A、定时器；B、译码器；C、寄存器；D、计数器36、下列函数中等于A的是：（）A、A+1；B、A（A+B）；C、A+B；D、A+37、逻辑函数Y=AB+C+BC+BCDE化简结果为：（）A、Y=AB+C+BC；B、Y=AB+C；C、Y=AB+BC；D、Y=A+B+C38、一位十六进制数可以用（）位二进制数来表示。A.１B.２C.４D.1639、十进制数25用8421BCD码表示为（）。101010140、相同为“0”不同为“1”它的逻辑关系是（）A、或逻辑B、与逻辑C、异或逻辑41、Y（A，B，C，）=∑m（0，1，2，3）逻辑函数的化简式（）A、Y=AB+BC+ABCB、Y=A+BC、Y=42、下列说法是正确的是（）A、异步计数器的计数脉冲只加到部分触发器上B、异步计数器的计数脉冲同时加到所有触发器上C、异步计数器不需要计数脉冲的控制43、下列说法正确的是（）A、多谐振荡器有两个稳态B、多谐振荡器有一个稳态和一个暂稳态C、多谐振荡器有两个暂稳态44、下列说法正确的是（）555定时器在工作时清零端应接高电平B、555定时器在工作时清零端应接低电平C、555定时器没有清零端45、相同为“1”不同为“0”它的逻辑关系是（）A、或逻辑B、与逻辑C、同或逻辑46、Y（A，B，C，）=∑m（0，1，4，5）逻辑函数的化简式（）A、Y=AB+BC+ABCB、Y=A+BC、Y=47、A、Y=B、Y处于悬浮状态C、Y=48、用n位二进制代码对2n个信号进行编码的电路是（）A、二—十进制编码器B、二进制译码器C、二进制编码器49、同步时序逻辑电路中，所有触发器的时钟脉冲是（）A、在同一个时钟脉冲的控制下B、后一个触发器时钟脉冲是前一个触发器输出提供的。C、时钟脉冲只加到部分触发器上。50、利用异步置数法获得N进制计数器时（）应在输入第N个计数脉冲后，使计数器返回到初始的预置数状态B、应在输入第N+1个计数脉冲后，使计数器返回到初始的预置数状态C、应在输入第N-1个计数脉冲后，使计数器返回到初始的预置数状态51、有6个触发器的二进制计数器，它们最多有（）种计数状态。A、8B、16C、6452、施密特触发器主要是将变化缓慢的信号变换成（）A、尖脉冲B、正弦波C、矩形波53、同或运算的逻辑式是（）1）Y=AB2)Y=3)Y=AB54、用卡诺图化简逻辑函数时，8个相邻最小项合并，可以消去（）个变量。1）12）23）355、D触发器的逻辑功能有（）1）置0、置12)置0、置1、保持3）置0、置1、保持、计数56、重叠律的基本公式是（）1）A+A=2A2）A+A=A3）A·A=A257、由四个触发器构成十进制计数器，其无效状态有（）1）四个2）五个3）六个58、下列各式中的四变量A、B、C、D的最小项是：。(A)ABCD(B)AB(C+D)(C)+B+C+(D)A+B+C+D59、Y=的反函数为。(A)=(B)=(C)=(D)=60、四个逻辑变量的取值组合共有。(A)8 (B)16 (C)4 (D)1561、已知逻辑函数＝AB＋AB，使函数值为1的A，B取值组合是：。(A)00，11(B)01，00(C)01，10(D)01，1162、离散的，不连续的信号，称为（）A、模拟信号B、数字信号63、组合逻辑电路通常由（）组合而成。A、门电路B、触发器C、计数器64、十六路数据选择器的地址输入（选择控制）端有（）个A、16B、2C、4D、864、一位8421BCD码译码器的数据输入线与译码输出线的组合是（）A、4：6B、1：10C、4：10D、2：4能实现脉冲延时的电路是（）A、多谐振荡器B、单稳态触发器C、施密特触发器66、8线—3线优先编码器的输入为，当优先级别最高的有效时，其输出的值是（）A、111B、010C、000D、10167、JK触发器在CP作用下，若状态必须发生翻转，则应使（）A、J=K=0B、J=K=1C、J=O，K=168、有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）A、1011—0110—1100—1000—0000 B、1011—0101—0010—0001—000069、有一位二进制数码需要暂时存放起来，应选用（）A、触发器B、2选1数据选择器C、全加器70、以下电路中可以实现“线与”功能的有。TTL与非门B.三态输出门门71、一个4位移位寄存器可以构成最长计数器的长度是。三、判断题1、逻辑变量的取值，１比0大。（）2、时序电路的输出状态仅与此刻输入变量有关。（）3、RS触发器的输出状态QN+1与原输出状态QN无关。（）4、JK触发器的J=K=1变成T触发器。（）5、优先编码只对优先级别高的信息进行编码。（）6、组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（）7、对于JK触发器J=K=1时，输出翻转。（）8、一个存储单元可存1位2进制数。（）9、同一CP控制各触发器的计数器称为异步计数器。（）10、函数式F=ABC+AB+AC=（3、5、6、7）（）11、计数器随CP到来计数增加的称加计数器。（）12、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（）13、若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（）14、三态门的三种状态分别为：高电平、低电平、不高不低的电压。（）15、与非门的逻辑功能是：有0出1，全1出0。（）格雷码具有任何相邻码只有一位码元不同的特性。（）一般TTL门电路的输出端可以直接相连，实现线与。（）D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能（）单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（）优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）异或函数与同或函数在逻辑上互为反函数。（）RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（）石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（）时序电路不含有记忆功能的器件。（）利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（）Y=A的反函数是+B+C。（）用二进制代码表示某一信息称为编码，反之，把二进制代码所表示的信息翻译出来称为译码。（）五变量的逻辑函数有32个最小项。（）多谐振荡器的输出信号的周期与阻容元件的参数成正比。（）异步时序电路的各级触发器类型不同。（）计数器的模是指构成计数器的触发器的个数。（）A+AB=A+B（）当输入9个信号时，需要3位的二进制代码输出。（）单稳态触发器它有一个稳态和一个暂稳态。（）施密特触发器有两个稳态。（）多谐振荡器有两个稳态。（）D/A转换器是将模拟量转换成数字量。（）A/D转换器是将数字量转换成模拟量。（）所有的触发器都存在空翻现象。（）A+1=A（）当输入19个信号时，需要4位的二进制代码输出。（）单稳态触发器输出脉冲宽度取决于R、C的值。（）在同步时序逻辑电路中如果由于某种原因而进入无效状态时，只要继续输入CP脉冲，电路便会自动回到有效状态，该电路不能够自启动。（）设计100进制的计数器，至少需要5个JK触发器。（）单稳态触发器可用于延时。()三变量逻辑函数的最小项最多有6个。()移位寄存器不能存放数码，只能对数据进行移位操作。（）施密特触发器常用于脉冲整形与变换。（）同一CP控制各触发器的计数器称为异步计数器。（）构成一个五进制计数器最少需要5个触发器。（）1个触发器可以存放1位二进制数。（）计数器的模是指对输入的计数脉冲的个数。（）JK触发器的输入端J悬空，则相当于J=0。（）与非门可以用作反相器。（）寄存器是组合逻辑器件。（）寄存器要存放n位二进制数码时，需要个触发器。（）3位二进制计数器可以构成模值为的计数器。（）十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。（）JK触发器在CP作用下，若J=K=1，其状态保持不变。（）要对16个输入信号进行编码，至少需要4位二进制码。（）组合逻辑电路t时刻状态和t-1时刻该电路的状态有关。（）石英晶体振荡器的振荡频率取决于石英晶体的固有频率。（）八路数据分配器的地址输入（选择控制）端有8个。（）CMOS电路比TTL电路功耗大。（）四、数制转化（）2=()10)2=()8=()16（）10=()8421BCD（）2=()16=()8(100001)2=()10（156）10=()2=()8421BCD（）2=()10=()8()8421BCD=（）10（）10=()2（）10=()2)2=()10（）16=()2=()8（）8421NCD=()10(.101)2=()8=()16=()10(111000)8421BCD=()10)10=()2(45C)16=()2=()8=()10(74)10=()2=()8421BCD（156）10=（）2=（）8=（）16（）2=（）10=（）8（256）10=（）2=（）8=（）16（）2=（）10=（）8（1111）2=（）10（253）8=（）2=（)16（20）10=（）2=()8（）2=()10)2=()8=()16（）10=()8421BCD五、逻辑函数化简1、F=A(B+)+(+C)+BCDE+(D+E)F2、F=∑m（1，3，8，9，10，11，14，15）3、F=AD+C+B+A(B+)+BC+ADE4、F=(1、3，8，9，10，11，14，15)5、F=A（B+）+（+C）+BCDE+（D+E）F6、F=∑m(0，1，2，3，4，6，7，8，9，10，11，14)7、最简“与或”式：F=A+BD+DCE+D8、用卡诺图化简下列逻辑函数成为最简“与或”式：F（A，B，C，D）=Σm（0，1，4，9，12，13）+Σd（2，3，6，7，8，10、11、14）9、F=10、Y=A+BCD+D+A+BD11、F=+AB12、Y=A+BD+BC+BD13、14、Y（A，B，C）=∑m（0，1，2，3，4，6，8，9，10，11，14）15、16、Y（A，B，C，）=∑m（0，1，2，3，5，6，7，9，10，11，14）17、Y=AB+ACD+BCD+18、Y=C+AB+B19、20、Y(A,B,C,D)=Σm(2,6,7,8,9,10,11,13,14,15)21、用卡诺图化简，写出最简与或式：F（A、B、C、D）=Σm（0，1，4，7，8，19，13）+Σφ（2，5，8，12，15）22、六、分析题1.八路数据选择器构成的电路如图所示，A2、A1、A0为地址输入端，根据图中对D0~D7的设置，写出该电路所实现函数Y的表达式。2.如图所示为利用74LS161的同步置数功能构成的计数器分析：（1）当D3D2D1D0=0000时为几进制计数器（2）当D3D2D1D0=0001时为几进制计数器3.分析右图8选1数据选择器的构成电路，写出其逻辑表达式。（5分）4.试用74LS138和适当门电路实现逻辑函数L（A、B、C）=（0、2、3、4、7）5.分别用方程式、状态转换图表示如图所示电路的功能。6、设计一个故障显示电路，要求：（1）两