微电子工艺-工艺集成与封装测试

微电子工艺(5)

----工艺集成与封装测试1第10章金属化与多层互连第五单元工艺集成与封装测试第12章工艺集成第13章工艺监控第14章封装与测试2第10章金属化与多层互连第12章工艺集成12.1金属化与多层互连12.2CMOS集成电路工艺12.3双极型集成电路工艺3第10章金属化与多层互连12.1金属化与多层互连金属及金属性材料在芯片上的应用被称为金属化，形成的整个金属及金属性材料结构称金属化系统。金属化材料可分为三类：互连材料；接触材料；MOSFET栅电极材料。4第10章金属化与多层互连12.1金属化与多层互连

互连材料指将同一芯片内的各个独立的元器件连接成为具有一定功能的电路模块；接触材料是指直接与半导体材料接触的材料，以及提供与外部相连的连接点；MOSFET栅电极材料是作为MOSFET器件的一个组成部分，对器件的性能起着重要作用。5第10章金属化与多层互连12.1.1欧姆接触欧姆接触指金属与半导体的接触电阻值远小于半导体本身电阻。金/半接触的电流密度：肖特基势垒高度：接触电阻：低掺杂接触电阻：高掺杂接触电阻：6第10章金属化与多层互连12.1.2布线技术集成电路对互连布线有以下要求：①布线材料有低的电阻率和良好的稳定性；②布线应具有强的抗电迁移能力；③布线材料可被精细刻蚀，并具有抗环境侵蚀的能力；④布线材料易于淀积成膜，粘附性要好，台阶覆盖要好，并有良好的可焊性。7第10章金属化与多层互连1、电迁移现象在大电流密度作用下金属化引线的质量输运现象。质量输运沿电子流方向，结果在一方形成空洞，另一方形成小丘。中值失效时间MTF指50%互连线失效的时间：8第10章金属化与多层互连2、稳定性

金属与半导体之间的任何反应，都会对器件性能带来影响。如硅在铝中具有一定的固溶度，若芯片局部形成“热点”，硅会溶解进入铝层中，致使硅片表面产生蚀坑，进而出现尖楔现象，造成浅结穿通。克服这种影响的主要方法是选择与半导体接触稳定的金属类材料作为阻挡层或在金属铝中加入少量半导体硅元素，使其含量达到或接近固溶度，这就避免了硅溶解进入铝层。

9第10章金属化与多层互连3、金属布线的工艺特性

附着性要好，指所淀积的金属薄膜与衬底硅片表面的氧化层等应具有良好的附着性。台阶覆盖性好，是指如果衬底硅片表面存在台阶，在淀积金属薄膜时会在台阶的阴面和阳面间产生很大的淀积速率差，甚至在阴面角落根本无法得到金属的淀积。这样会造成金属布线在台阶处开路或无法通过较大的电流。

10第10章金属化与多层互连4、合合金工工艺金属膜膜经过过图形形加工工以后后，形形成了了互连连线。。但是是，还还必须须对金金属互互连线线进行行热处处理，，使金金属牢牢固地地附着着于衬衬底硅硅片表表面，，并且且在接接触窗窗口与与硅形形成良良好的的欧姆姆接触触。这这一热热处理理过程程称为为合金金工艺艺。合金工工艺有有两个个作用用：其其一增增强金金属对对氧化化层的的还原原作用用，从从而提提高附附着力力；其其二是是利用用半导导体元元素在在金属属中存存在一一定的的固溶溶度。。11第10章金金属属化与与多层层互连连12.1.3多多层层互连连多层互互连，，一方方面可可以使使单位位芯片片面积积上可可用的的互连连布线线面积积成倍倍增加加，允允许可可有更更多的的互连连线；；另一一方面面使用用多层层互连连系统统能降降低因因互连连线过过长导导致的的延迟迟时间间的过过长。。因此此，多多层互互连技技术成成为集集成电电路发发展的的必然然。多层互互连系系统主主要由由金属属导电电层和和绝缘缘介质质层组组成。。因此此可从从金属属导电电层和和绝缘缘介质质层的的材料料特性性，工工艺特特性，，以及及互连连延迟迟时间间等多多个方方面来来分析析ULSI对多多层互互连系系统的的要求求。12第10章金金属属化与与多层层互连连12.1.3多多层层互连连否是完成器件结构硅片CVD介质薄膜平坦化光刻接触孔和通孔PECVD钝化层是否最后一层金属化测试封装13第10章金金属属化与与多层层互连连12.1.4铜铜多多层互互连系系统工工艺流流程14第10章金金属属化与与多层层互连连12.1.4铜铜多多层互互连系系统工工艺流流程15第10章金金属属化与与多层层互连连12.2CMOS集成成电路路工艺艺16第10章金金属属化与与多层层互连连12.2.1隔隔离离工艺艺在CMOS电路的的一个个反相相器中中，p沟和n沟MOSFET的源漏漏，都都是由由同种种导电电类型型的半半导体体材料料构成成，并并和衬衬底（（阱））的导导电类类型不不同，，因此此，MOSEET本身就就是被被pn结所隔隔离，，即是是自隔隔离。。只要要维持持源/衬底底pn结和漏漏/衬衬底pn结的反反偏，，MOSFET便能维维持自自隔离离。而而在pMOS和nMOS元件之之间和和反相相器之之间的的隔离离通常常是采采用介介质隔隔离。。CMOS电路的的介质质隔离离工艺艺主要要是局局部场场氧化化工艺艺和浅浅槽隔隔离工工艺。。17第10章金金属属化与与多层层互连连12.2.1隔隔离离工艺艺1、局局部场场氧化化工艺艺18第10章金金属属化与与多层层互连连12.2.1隔离离工艺2、浅槽隔隔离工艺19第10章金金属化与与多层互连连12.2.2阱工工艺结构20第10章金金属化与与多层互连连12.2.3薄栅栅氧化技术术栅氧化层是是MOS器件的核心心。随着器器件尺寸的的不断缩小小，栅氧化化层的厚度度也要求按按比例减薄薄，以加强强栅控能力力，抑制短短沟道效应应，提高器器件的驱动动能力和可可靠性等。。但随着栅栅氧化层厚厚度的不断断减薄，会会遇到一系系列问题，，如：栅的的漏电流会会呈指数规规律剧增；；硼杂质穿穿透氧化层层进入导电电沟道等。。为解决上上述难题，，通常采用用超薄氮氧氧化硅栅代代替纯氧化化硅栅。氮氮的引入能能改善SiO2/Si界面特性，，因为Si-N键的强度比比Si-H键、Si-OH键大得多，，因此可抑抑制热载流流子和电离离辐射等所所产生的缺缺陷。将氮氮引入到氧氧化硅中的的另一个好好处是可以以抑制PMOS器件中硼的的穿透效应应，提高阈阈值电压的的稳定性及及器件的可可靠性。21第10章金金属化与与多层互连连12.2.4非均均匀沟道掺掺杂栅长缩短和和短沟道效效应这对矛矛盾可以通通过非均匀匀沟道掺杂杂解决，即即表面杂质质浓度低，，体内杂质质浓度高。。这种杂质质结构的沟沟道具有栅栅阈值电压压低，抗短短沟道效应应能力强的的特点。这这种非均匀匀沟道的形形成有主要要有两种工工艺技术：：①两步注入入工艺，第第一步是形形成低掺杂杂浅注入表表面区；第第二步是形形成高掺杂杂深注入防防穿通区。。②在高浓度度衬底上选选择外延生生长杂质浓浓度低的沟沟道层，即即形成梯度度沟道剖面面。这种方方法能获得得低的阈值值电压，高高的迁移率率和高的抗抗穿通电压压，但寄生生结电容和和耗尽层电电容大。22第10章金金属化与与多层互连连12.2.5栅电电极材料与与难溶金属属硅化物自自对准工艺艺23第10章金金属化与与多层互连连12.2.6源/漏技术与与浅结形成成1、轻掺杂杂漏结构(LDD)2、超浅源源漏延伸区区结构3、晕圈反反型杂质掺掺杂结构和和大角度注注入反型杂杂质掺杂结结构24第10章金金属化与与多层互连连12.2.7CMOS电路工艺流流程25第10章金金属化与与多层互连连12.2.7CMOS电路工艺流流程26第10章金金属化与与多层互连连12.2.7CMOS电路工艺流流程27第10章金金属化与与多层互连连12.3双双极型集集成电路工工艺双极型集成成电路的基基本工艺大大致可分为为两大类：：一类是需需要在元件件之间制作作电隔离区区的工艺，，另一类是是元件之间间采取自然然隔离的工工艺。采用用第一类工工艺的主要要有晶体管管-晶体管管逻辑(TTL)电路，射极极耦合逻辑辑(ECL)电路、肖特特基晶体管管-晶体管管逻辑(STTL)电路等。隔隔离工艺有有pn结隔离，介介质隔离及及pn结-介质混混合隔离。。而采用元元件之间自自然隔离工工艺的另一一类电路主主要是集成成注入逻辑辑(I2L)电路。28第10章金金属化与与多层互连连12.3.1隔离离工艺双极型电路路采用的隔隔离方法主主要有pn结隔离，介介质隔离及及pn结-介质混混合隔离。。1、pn结结隔离29第10章金金属化与与多层互连连12.3.1隔离离工艺2、混合合隔离30第10章章金属属化与多多层互连连12.3.2双双极型型集成电电路工艺艺流程31第10章章金属属化与多多层互连连12.3.2双双极型型集成电电路工艺艺流程32第10章章金属属化与多多层互连连12.3.3多多晶硅硅在双极极型电路路中的应应用1、多晶晶硅发射射极采用多晶晶硅形成成发射区区接触可可以大大大改善晶晶体管的的电流增增益和缩缩小器件件的纵向向尺寸，，获得更更浅的发发射结。。2、自对对准发射射极和基基区接触触33第10章章金属属化与多多层互连连34本章重点点金属化与与多层互互连CMOS集成电电路工艺艺双极型集集成电路路工艺34第10章章金属属化与多多层互连连第13章章工艺艺监控13.1概述述13.2实时时监控13.3工艺艺检测片片13.4集成成结构测测试图形形35第10章章金属属化与多多层互连连13.1概述所谓工艺艺监控就就是借助助于一整整套检测测技术和和专用设设备，监监控整个个生产过过程，在在工艺过过程中，，连续提提取工艺艺参数，，在工艺艺结束时时，对工工艺流程程进行评评估。工艺过程程检测内内容包括括硅与其其它辅助助材料检检测和工工艺检测测两大部部分。材料检测测；工艺检测测。36第10章章金属属化与多多层互连连13.1概述工艺检测测技术得得到了迅迅速的提提高，今今后将主主要向着着三个方方向发展展：工艺线实实时监控控；非破坏性性检测，，指对硅硅片直接接进行检检测；非接触监监测，指指对硅片片直接进进行检测测。当前，工工艺监控控一般是是同时采采用三种种方式：：1、通过过工艺设设备的监监控系统统，进行行在线实实时监控控；2、采用用工艺检检测片，，通过对对工艺检检测片的的测试跟跟踪了解解工艺情情况；3、配置置集成结结构测试试图形，，通过对对微电子子测试图图形的检检测评估估具体具具体工艺艺，工艺艺设备，，工艺流流程。37第10章章金属属化与多多层互连连13.2实时时监控实时监控控是指生生产过程程中通过过监控装装置对整整个工艺艺线或具具体工艺艺过程进进行的实实时监控控，当监监控装置置探测到到某一被被测条件件达到设设定阈值值，工艺艺线或具具体工艺艺设备就就自动进进行工艺艺调整；；或者报报警（自自停止）），由操操作人员员及时进进行工艺艺调整。。38第10章章金属属化与多多层互连连13.3工艺艺检测片片工艺检测测片，又又叫工艺艺陪片（（简称陪陪片）。。一般使使用没有有图形的的大圆片片，安插插在所要要监控的的工序，，陪着生生产片（（正片））一起流流水，在在该工序序完成后后取出，，通过专专用设备备对陪片片进行测测试，提提取工艺艺数据，，从而实实现对工工艺流程程现场的的监控，，并在下下一工序序之前就就判定本本工序为为合格、、或返工工、或报报废。39第10章章金金属属化化与与多多层层互互连连13.3.1晶晶片片检检测测对晶晶片片的的检检测测包包括括对对原原始始的的抛抛光光片片和和工工艺艺过过程程中中的的晶晶片片的的检检测测。。对抛抛光光片片从从三三个个方方面面进进行行检检验验，，几几何何尺尺寸寸、、外外观观缺缺陷陷和和物物理理特特性性。。对工工艺艺过过程程中中的的晶晶片片的的检检测测方方法法有有化化学学腐腐蚀蚀法法、、X射射线线形形貌貌照照相相法法和和铜铜缀缀饰饰技技术术。。40第10章章金金属属化化与与多多层层互互连连13.3.2氧氧化化层层检检测测1、、厚厚度度测测量量，，包包括括比比色色法法、、斜斜面面干干涉涉法法、、椭椭圆圆偏偏振振法法和和分分光光光光度度计计法法。。2、、针针孔孔检检测测，，包包括括化化学学腐腐蚀蚀法法、、液液晶晶显显示示、、铜铜染染色色和和MOS结构构测测试试法法等等。。3、、击击穿穿特特性性检检测测，，是是MOS器件件栅栅氧氧化化膜膜和和集集成成电电路路层层间间绝绝缘缘的的电电学学特特性性和和可可靠靠性性的的一一个个重重要要量量度度。。4、、C-V测量量技技术术，，广广泛泛用用于于SiO2-Si界面面性性质质的的研研究究，，高高频频C-V法已已成成为为MOS工艺艺常常规规监监测测手手段段。。可可以以测测量量：：固固定定电电荷荷密密度度、、Na+密度度等等。。41第10章章金金属属化化与与多多层层互互连连13.3.3光光刻刻工工艺艺检检测测对光光刻刻工工艺艺的的检检测测包包括括：：掩掩膜膜版版和和硅硅片片平平整整度度检检测测；；掩掩膜膜版版和和硅硅片片上上图图形形的的CD（（CriticalDimension)尺寸寸检检测测；；光光刻刻胶胶厚厚度度及及针针孔孔检检测测；；掩掩膜膜版版缺缺陷陷及及对对准准检检测测。。42第10章章金金属属化化与与多多层层互互连连13.3.4扩扩散散层层检检测测1、、薄薄层层电电阻阻测测量量，，通通常常采采用用两两种种方方法法：：四四探探针针法法和和范范德德堡堡法法。。2、、结结深深测测量量，，包包括括结结的的显显示示、、结结深深测测量量和和亚亚微微米米结结深深测测量量。。3、、杂杂质质分分布布测测量量，，包包括括阳阳极极氧氧化化剥剥层层的的微微分分电电导导法法和和扩扩展展电电阻阻法法。。43第10章章金金属属化化与与多多层层互互连连13.3.5离离子子注注入入层层检检测测1、、中中、、大大剂剂量量注注入入检检测测，，检检测测方方法法与与扩扩散散层层相相同同，，只只是是检检测测的的是是载载流流子子特特性性。。2、、小小剂剂量量注注入入检检测测，，检检测测方方法法有有两两次次注注入入法法、、MOS晶体体管管阈阈值值电电压压漂漂移移法法、、脉脉冲冲C-V法和和扩扩展展电电阻阻法法等等。。3、、几几种种方方法法的的比比较较，，离离子子注注入入层层中中杂杂质质原原子子的的分分布布一一般般采采用用中中子子活活化化分分析析、、放放射射性性示示踪踪法法、、二二次次离离子子质质谱谱（（SIMS）、背背散射射（RBS）、和和俄歇歇电子子能谱谱（AES）等方方法检检测。。44第10章金金属属化与与多层层互连连13.3.6外外延延层检检测1、厚厚度测测量2、图图形漂漂移和和图形形畸变变的测测量3、电电阻率率测量量4、杂杂质分分布和和自掺掺杂分分布测测量45第10章金金属属化与与多层层互连连13.4集集成成结构构测试试图形形微电子子测试试结构构和测测试图图形必必需满满足两两个准准则：：1、要要求通通过对对测试试结构构和测测试图图形的的检测测能获获得正正确的的结果果。因因此，，要根根据电电路设设计要要求和和实际际能达达到的的工艺艺条件件来进进行测测试结结构和和测试试图形形设计计。2、要要求由由测试试图形形和测测试结结构能能使用用自动动测量量系统统便捷捷地获获取数数据，，自动动测量量系统统应用用最少少的探探针（（或探探测板板）。。46第10章金金属属化与与多层层互连连13.4.1微微电电子子测测试试图图形形的的功功能能与与配配置置1、、微微电电子子测测试试图图形形的的功功能能1））提提取取工工艺艺、、器器件件和和电电路路参参数数，，评评价价材材料料、、设设备备、、工工艺艺和和操操作作人人员员工工作作质质量量，，实实行行工工艺艺监监控控和和工工艺艺诊诊断断；；2））制制定定工工艺艺规规范范和和设设计计规规范范；；3））建建立立工工艺艺模模拟拟、、器器件件模模拟拟和和电电路路模模拟拟的的数数据据库库；；4））考考察察工工艺艺线线的的技技术术能能力力；；5））进进行行成成品品率率分分析析和和可可靠靠性性分分析析。。47第10章章金金属属化化与与多多层层互互连连13.4.1微微电电子子测测试试图图形形的的功功能能与与配配置置2、、微微电电子子测测试试图图形形的的配配置置方方式式全片片式式，，即即工工艺艺陪陪片片(PVW)，这这种种类类型型是是把把测测试试图图形形周周期期性性地地重重复复排排列列在在圆圆片片上上，，形形成成PVW(ProcessValidationWafer的简简称称)。。外围围式式，，这这是是一一种种早早期期常常用用的的方方式式。。它它由由位位于于每每个个电电路路(芯芯片片)周周围围的的测测试试结结构构所所组组成成，，用用于于工工艺艺监监控控和和可可靠靠性性分分析析。。插花式，，这种方方式是在在圆片的的选定位位置用测测试图形形代替整整个电路路芯片，，其数量量和位置置由需要要而定。。48第10章章金属属化与多多层互连连13.4.2几几种常常用的测测试图形形1、薄层层电阻测测试图形形49第10章章金属属化与多多层互连连13.4.2几几种常常用的测测试图形形1、薄层层电阻测测试图形形50第10章章金属属化与多多层互连连13.4.2几几种常常用的测测试图形形1、薄层层电阻测测试图形形偏移方形形十字形形结构51第10章章金属属化与多多层互连连13.4.2几几种常常用的测测试图形形1、薄层层电阻测测试图形形大正十字字形结构构52第10章章金属属化与多多层互连连13.4.2几几种常常用的测测试图形形1、薄层层电阻测测试图形形小正十字字形结构构53第10章章金属属化与多多层互连连13.4.2几几种常常用的测测试图形形2、平面面四探针针测试图图形54第10章章金属属化与多多层互连连13.4.2几几种常常用的测测试图形形3、金属属-半导导体接触触电阻测测试图形形55第10章章金属属化与多多层互连连13.4.2几几种常常用的测测试图形形4、掩模模套准测测试结构构随着大规规模、超超大规模模集成电电路的发发展，电电路图形形的线宽宽越来越越小，光光刻工艺艺中的套套准问题题变得越越来超重重要．掩掩模套准准测试结结构就是是用来检检测套准准误差的的。套准误差差的定量量测量可可以用光光学方法法，也可可以用电电学方法法。下面面介绍几几种与生生产工艺艺相容的的目测和和电测的的掩模套套准测试试结构。。56第10章章金属属化与多多层互连连13.4.2几几种常常用的测测试图形形5、工艺艺缺陷测测量—随随机缺陷陷测试结结构采用电学学测试方方法确定定与基本本工艺结结构相关关的缺陷陷及其密密度分布布，并可可由此预预测成品品率的测测试结构构叫做随随机缺陷陷测试结结构。有有下面几几种：（1）铝铝条连续续性测试试结构（2）接接触链测测试结构构（3）栅栅极链测测试结构构（4）MOS晶体管阵阵列测试试结构（5）可可选址CMOS反相器阵阵列测试试结构（6）环环形振荡荡器57第10章章金属属化与多多层互连连13.4.3微微电子子测试图图形实例例电路约27000个元件，，存储单单元用多多晶硅做做负载，，外围电电路用耗耗尽型MOS管管做负载载，采用用标准5微米硅栅栅等平面面工艺，，芯片尺尺寸3.3××4.8mm2，在75mm的硅片上上对称插插入5个测试图图形。特点：主主要测试试点排列列在测试试图形外外围，18个主要测测试点与与电路芯芯片一样样，可使使用同样样固定探探针卡；；每个电电路芯片片旁，放放置了多多晶硅负负载电阻阻的测试试结构，，用于检检测整个个硅片上上电阻的的均匀性性，以及及由于光光刻套偏偏时，浓浓掺杂的的N+源漏横向向扩散对对多晶电电阻值的的影响，，弥补了了插入式式测试图图形采集集数据的的不足；；除含有有薄层电电阻、电电容、晶晶体管（（增强和和耗尽））、CD尺寸等常规规测试结构构外，特别别针对存储储器电路工工艺结构的的特点，设设计了几组组随机缺陷陷测试结构构。58第10章金金属化与与多层互连连59本章重点实时监控工艺检测片片集成结构测测试图形59第10章金金属化与与多层互连连第14章封封装与测测试14.1芯片封装技技术14.2集成电路测测试技术60第10章金金属化与与多层互连连14.1芯芯片封装装技术微电子芯片片封装在满满足器件的的电、热、、光、机械械性能的基基础上，主主要应实现现芯片与外外电路的互互连，并应应对器件和和系统的小小型化、高高可靠性、、高性价比比也起到关关键作用。。61第10章金金属化与与多层互连连14.1.1封装装的作用和和地位微电子封装装通常有五五种作用，，即电源分分配、信号号分配、散散热通道、、机械支撑撑和环境保保护。器件封装在在国际上已已成为独立立的封装产产业，并与与器件测试试、器件设设计和器件件制造共同同构成微电电子产业的的四大支柱柱。62第10章金金属化与与多层互连连14.1.2封装装类型63第10章金金属化与与多层互连连14.1.2封装装类型1、芯片粘粘接技术如果只需将将集成电路路芯片固定定安装在基基板上，一一般有以下下几种方法法。(1)Au-Si合金共熔法法。(2)焊料合金片片焊接法。。(3)导电胶粘接接法。(4)有机树脂粘粘接法。64第10章金金属化与与多层互连连14.1.2封装装类型2、芯片互互连技术芯片互连技技术主要有有引线键合合(WB)、载带自动动焊(TAB)和倒装焊(FCB)三种。(1)WB。WB是一种传统统的、最常常用的、也也是最成熟熟的芯片互互连技术，，至今各类类芯片的焊焊接仍以WB为主。。它又可分分为热压焊焊、超声焊焊和热压超超声焊(又又称金丝球球焊)三种种方式。(2)TAB。TAB是连接芯片片焊区和基基板焊区的的“桥梁””，它包括括芯片焊区区凸点形成成、载带引引线制作、、载带引线线与芯片凸凸点焊接(称为内引引线焊接)、载带-芯片互连连焊后的基基板粘接和和最后的载载带引线与与基板焊区区的外引线线焊接几个个部分。（3）FCB。FCB是芯片面朝朝下，将芯芯片焊区与与基板焊区区直接互连连的技术。。65第10章金金属化与与多层互连连14.1.2封装装类型3、一级微微电子封装装一级封装是是将一个或或多个IC芯片用适宜宜的材料(金属、陶陶瓷、塑料料或它们的的组合)封封装起来，，同时，在在芯片的焊焊区与封装装的外引脚脚间用芯片片互连方法法连接起来来，使之成成为有实用用功能的电电子元器件件或组件。。一级封装包包括封装外外壳制作在在内的单芯芯片组件和和多芯片组组件两大类类。66第10章金金属化与与多层互连连14.1.2封装装类型3、一级微微电子封装装67第10章金金属化与与多层互连连14.1.3几种种典型封装装技术1、DIP和PGA技术68第10章金金属化与与多层互连连14.1.3几种种典型封装装技术2、SOP和QFP技术69第10章金金属化与与多层互连连14.1.3几种种典型封装装技术3、BGA技术BGA即“焊球阵阵列”。它它是在基板板的下面按按阵列方式式引出球形形引脚，在在基板上面面装配LSI芯片（有的的BGA引脚与芯片片在基板的的同一面）），是LSI芯片用的一一种表面安安装型封装装。它的出出现解决了了QFP等周边引脚脚封装长期期难以解决决的多I/0引脚数LSI、VLSI芯片的封装装问题。目前市场上上出现的BGA封装，按基基板的种类类，主要分分为PBGA(塑封BGA)、CBGA(陶瓷BGA)、CCGA(陶瓷焊柱阵阵列)、TBGA(载带BGA)、、MBGA(金属BGA)、、FCBGA(倒装芯片BGA)和EBGA(带散热器BGA)等。70第10章章金属属化与多多层互连连14.1.3几几种典典型封装装技术3、BGA技术PBGA封装结构构71第10章章金属属化与多多层互连连14.1.3几几种典典型封装装技术3、BGA技术CBGA封装结构构72第10章章金属属化与多多层互连连14.1.3几几种典典型封装装技术3、BGA技术CCGA封装结构构73第10章章金属属化与多多层互连连14.1.3几几种典典型封装装技术3、BGA技术TBGA封装结构构74第10章章金属属化与多多层互连连14.1.3几几种典典型封装装技术3、BGA技术FCBGA封装结构构75第10章章金属属化与多多层互连连14.1.3几几种典典型封装装技术4、CSP技术CSP，，即芯片尺尺寸封装装。这种种产品具具有的特特点包括括：体积积小；可可容纳的的引脚最最多；电电性能良良好；散散热性能能优良。。目前市场场上开发发出CSP有数十种种，归结结起来，，大致可可分为以以下几类类：1)柔性基板板封装；；2)刚性基板板；3)引线框架架式；4)微小模塑塑型；5)圆片级将将在本节节后面进进行详细细介绍；；6)叠层型。。76第10章章金属属化与多多层互连连14.1.3几几种典典型封装装技术5、FC技术FC(FlipChip)即倒装片片或倒装装片法，，也是人人们常说说的凸点点芯片，，是没有有封装的的芯片封封装。制制作方法法与WLP完全相同同，只是是它的凸凸点还包包括Au凸点、Cu凸点、Ni-Au、Ni-Cu-Au、In等凸点；；凸点间间的节距距比CSP的节距更更小。而而BGA和CSP则是FC的扩展和和应用。。制作FC凸点的工工艺方法法十分广广泛，根根据不同同需求，，当前主主要有蒸蒸发/溅溅射法、、电镀法法、化学学镀法、、打球法法、焊料料置球法法、模板板印制法法、激光光凸点法法、移置置凸点法法、柔性性凸点法法、叠层层法和喷喷射法等等。其中中的电镀镀法、置置球法、、印制法法、化学学镀法及及打球法法应用居居多，而而以印制制法和电电镀法最最具有发发展前途途。77第10章章金属属化与多多层互连连14.1.3几几种典典型封装装技术6、FBP技术FBP(F1atBumpPackage)技技术术，，即即平平面面凸凸点点式式封封装装技技术术。。FBP是为为了了改改善善QFN生产产过过程程中中的的诸诸多多问问题题而而得得以以研研发发的的，，FBP的外外形形与与QFN相近近，，引引脚脚分分布布也也可可以以一一一一对对应应，，外外观观上上的的主主要要不不同同点点在在于于：：传传统统QFN的引引脚脚与与塑塑胶胶底底部部(底底面面)在在同同一一平平面面，，而而FBP的引引脚脚则则凸凸出出于于塑塑胶胶底底部部，，从从而而在在SMT时，，使使焊焊料料与与集集成成电电路路的的结结合合面面由由平平面面变变为为立立体体，，因因此此在在PCB的装装配配工工艺艺中中有有效效地地减减少少了了虚虚焊焊的的可可能能性性；；同同时时目目前前FBP采用用的的是是镀镀金金工工艺艺，，在在实实现现无无铅铅化化的的同同时时不不用用提提高高键键合合温温度度就就能能实实现现可可靠靠的的焊焊接接，，从从而而减减少少了了电电路路板板组组装装厂厂的的相相关关困困扰扰，，使使电电路路板板的的可可靠靠性性更更高高。。总总之之，，在在体体积积上上，，FBP可以以比比QFN更小小、、更更薄薄，，真真正正满满足足轻轻薄薄短短小小的的市市场场需需求求。。其其稳稳定定的的性性能能，，杰杰出出的的低低阻阻抗抗、、高高散散热热、、超超导导电电性性能能同同时时满满足足了了现现在在的的集集成成电电路路设设计计趋趋势势。。FBP独特特的的凸凸点点式式引引脚脚设设计计也也使使焊焊接接更更简简单单、、更更牢牢固固。。78第10章章金金属属化化与与多多层层互互连连14.1.3几几种种典典型型封封装装技技术术7、、MCM／／MCP技术术多芯芯片片组组件件（Multi-ChipModule,MCM））是在在混混合合集集成成电电路路(HybridIntegratedCircuit，，HIC)基础础上上发发展展起起来来的的一一种种高高技技术术电电子子产产品品，，它它是是将将多多个个LSI、VLSI芯片片和和其其他他元元器器件件高高密密度度组组装装在在多多层层互互连连基基板板上上，，然然后后封封装装在在同同一一壳壳体体内内，，以以形形成成高高密密度度、、高高可可靠靠的的专专用用电电子子产产品品，，它它是是一一种种典典型型的的高高级级混混合合集集成成组组件件。。而而多多芯芯片片封封装装(MultiChipPackage，，MCP)则是是适适应应个个人人计计算算机机、、无无线线通通信信，，特特别别是是移移动动通通信信的的飞飞速速发发展展和和大大众众化化普普及及所所要要求求的的多多功功能能、、高高性性能能、、高高可可靠靠性性及及低低成成本本的的要要求求，，使使用用并并安安装装少少量量商商用用芯芯片片，，制制作作完完成成的的封封装装产产品品。。MCP的电电路路设设计计和和结结构构设设计计灵灵活活方方便便，，可可采采用用标标准准化化的的先先进进封封装装，，进进行行标标准准的的SMT批量量生生产产，，工工艺艺成成熟熟，，制制作作周周期期短短，，成成品品率率高高；；所所采采用用的的各各类类IC芯片片都都是是商商品品化化产产品品，，不不仅仅可可以以采采购购到到，，而而且且价价格格也也相相对对较较低低。。所所有有这这些些都都使使最最终终产产品品的的成成本本也也相相对对较较低低。。由由此此可可见见，，MCM和MCP是类类似似的的，，并并无无本本质质上上的的差差别别，，对对MCM的论论述述同同样样也也适适用用于于MCP。79第10章章金金属属化化与与多多层层互互连连14.1.3几几种种典典型型封封装装技技术术8、、系统统级级封封装装技技术术——单单级级集集成成模模块块(SLIM)80第10章章金金属属化化与与多多层层互互连连14.1.3几几种种典典型型封封装装技技术术9、、圆片片级级封封装装(WLP)技术术WLP局部部结结构构示示意意图图典型型WLP的工工艺艺流流程程81第10章章金金属属化化与与多多层层互互连连14.1.4未未来来封封装装技技术术展展望望微电电子子封封装装技技术术将将向向以以下下方方向向发发展展。。(1)具有有的的I/0数更更多多。。(2)具有有更更好好的的电电性性能能和和热热性性能能。。(3)更小小、、更更轻轻、、更更薄薄，，封封装装密密度度更更高高。。(4)更便便于于安安装装、、使使用用、、返返修修。。(5)可靠靠性性更更高高。。(6)品种种多多、、更更新新快快、、追追求求更更高高的的性性价价比比。。(7)符合环保要要求。82第10章金金属化与与多层互连连14.2集集成电路路测试技术术微电子产品品特别是集集成电路的的生产，要要经过几十十步甚至几几百步的工工艺，其中中任何一步步的错误，，都可能是是最后导致致器件失效效的原因。。同时版图图设计是否否合理，产产品可靠性性如何，这这些都要通通过集成电电路的参数数及功能测测试才可以以知道。以以集成电路路由设计开开发到投入入批量生产产的不同阶阶段来分，，相关的测测试可以分分为原型测测试和生产产测试两大大类。83第10章金金属化与与多层互连连14.2.1简介介1、电学特特性测试电学特性测测试的目的的是最大限限度地覆盖盖可能存在在于IC中的所有的的失效源。。测试IC电学特性的的步骤通常常是：①连连接测试；；②功能与与动态(交交流)特性性测试；③③直流特性性测试。84第10章金金属化与与多层互连连14.2.1简介介2、可靠性性测试85第10章金金属化与与多层互连连14.2.1简介介3、测试数数据的统计计分析面对集成电电路测试得得到的大量量测试数据据，需要用用适当的方方法来统计计分析和整整理，使之之变为容易易理解和便便于使用的的形式，如如各种曲线线、图表和和统计结果果等。用这这些统计数数据可以方方便地鉴定定器件质量量，确定参参数规范，，分析产品品失效，控控制生产工工艺等。常用于分析析单个器件件合成批器器件的曲线线与图表形形式有：曲曲线图；shmoo图/组合shmoo图；三维图图和等高线线图等。86第10章金金属化与与多层互连连14.2.1简介介4、测试成成本集成电路的的测试成本本来源于测试设备与测试行为两个方面。。测试设备方方面的成本本又可以具具体分成硬件与软件两部分。测试行为带带来的消耗耗来源于测试时间和测试人员费费用。87第10章金金属化与与多层互连连14.2.2数字字电路测试试方法数字电路测测试涉及三三个基本概概念。输入测试向向量，也叫输入入向量或测测试向量，，指并行加加到被测电电路直接输输入的若干干0、1的组合。例例如一个8输入被测器器件，它的的一个测试试向量可为为01110011。测试图形，输入测试试向量与被被测器件在在施加此输输入时的无无错误输出出响应的总总称。测试序列，一系列理理想情况下下可以此判判断被测器器件有无失失效的测试试图形。测测试序列有有完全、简简化或最简简，以及伪伪随机等区区别。88第10章金金属化与与多层互连连14.2.2数字字电路测试试方法在测试方法法上通常有有以下几种种。1、实装测测试法2、比较测测试法3、测试图图形存储法法4、实时测测试图形产产生法5、折中法法89第10章金金属化与与多层互连连14.2.3数字字电路失效效模型数字集成电电路测试中中通常考虑虑的失效有有：固定错误(Stuck—atFaults)；干扰错误(BridgingFaults)；固定开路错错误(Stuck—openFaults)；图形敏感错错误(PatternSensitiveFaults)。前两种失效效存在于各各种工艺的的数字集成成电路中，，固定开路路错误通常常应用于CMOS工艺的数字字IC测试，而最最后一种，，一般用于于具有规则则结构的特特定器件，，如RAM和ROM。90第10章金金属化与与多层互连连14.2.3数字字电路失效效模型(1)固定错误输入ABC无错误输出存在s-a失效时的实际输出ZAs-a-0As-a-1Bs-a-0Bs-a-1Cs-a-0Cs-a-1Zs-a-0Zs-a-100011111110100111111110101011111110101111011110110011111110110111110110111011111100111101010100191第10章金金属化与与多层互连连14.2.3数字字电路失效效模型(2)干扰错误输入测试向量ABC正确输出错误输出可判断的失效情况01110As-a-1或Zs-a-010110Bs-a-1或Zs-a-011010Cs-a-1或Zs-a-011101A或B或Cs-a-0或Zs-a-092第10章金金属化与与多层互连连14.2.3数字字电路失效效模型(3)与CMOS工艺相关关的失效93第10章金金属化与与多层互连连14.2.3数字字电路失效效模型另外，数字字集成电路路中还存在在一些偶发发性错误，，可分为两两类：传输错错误：射线线、电电源电电压波波动等等造成成的数数据错错误；；间歇性性错误误：电路路中的的某些些不当当造成成随机机出现现的错错误。。在产生生测试试图形形时充充分考考虑以以上的的问题题，以以最大大限度度地覆覆盖可可能存存在的的失效效。94第10章金金属属化与与多层层互连连14.2.4IDDQ--准静态态电流流测试试分析析法一个p管短短路的的CMOS反相相器的的电流流电压压波形形95第10章金金属属化与与多层层互连连14.2.4IDDQ--准静态态电流流测试试分析析法IDDQ测试有有三种种方案案。(1)每向量量测试试一次次；(2)对测试试图形形有选选择地地进行行IDDQ测试；；(3)增补测测试图图形。。进行IDDQ测试的的方法法有两两种：：片外外测试试和芯芯片内内监控控。后后者也也称内内建电电流测测试(BICtest，Build—inCurrentTesting)。由于于VLSI中的绝绝大部部分都都采用用CMOS工艺，，IDDQ测试对对纯数数字及及数模模混合合电路路测试试都是是一种种有效效的手手段。。96第10章金金属属化与与多层层互连连14.2.5模模拟拟电路路及数数模混混合电电路测测试1、模模拟电电路测测试模拟电电路的的失效效情况况大致致可以以概括括为以以下几几类：：①参数数值偏偏离正正常值值；②参数数值严严重偏偏离正正常范范围，，如开开路、、短路路、击击穿等等；③一种种失效效引发发其他他的参参数错错误；；④某些些环境境条件件的变变化引引发电电路失失效(如温温度、、湿度度等)；⑤偶然然错误误，但但通常常都是是严重重失效效，如如连接接错误误等。。97第10章金金属属化与与多层层互连连14.2.5模模拟拟电路路及数数模混混合电电路测测试1、模模拟电电路测测试在测试试前先先要依依据生生产商商提供供的电电路参参数进进行仿仿真，，得到到被测测电路路的特特性参参数期期待值值和偏偏差允允许范范围。。以运运放为为例，，生产产方应应提供供的参参数包包括诸诸如高高/低低电平平输出出、小小信号号差异异输出出增益益、单单位增增益带带宽、、单位位增益益转换换速率率、失失调电电压、、电源源功耗耗、负负载能能力、、相位位容限限典型型值等等。得得到了了测试试所需需的输输入信信号和和预期期的输输出响响应，，