数字集成电路基本单元

1第九章数字集成电路基本单元与版图9.1TTL基本电路9.2CMOS基本门电路及版图实现9.3数字电路标准单元库设计9.4焊盘输入输出单元9.5了解CMOS存储器数字集成电路基本单元共74页，您现在浏览的是第1页!29.1TTL基本电路

图9.1TTL反相器的基本电路

数字集成电路基本单元共74页，您现在浏览的是第2页!3图9.3具有多发射极晶体管的3输入端与非门电路：（a）电路图，（b）符号数字集成电路基本单元共74页，您现在浏览的是第3页!49.2CMOS反相器1.电路图标准的CMOS反相器电路如图所示。注意1：NMOS和PMOS的衬底是分开的，NMOS的衬底接最低电位地，PMOS的衬底接最高电位Vdd。数字集成电路基本单元共74页，您现在浏览的是第4页!52.转移特性

在分析CMOS反相器的特性时，注意如下事实：在电路中，PMOS和NMOS地位对等，功能互补它们都是驱动管，都是有源开关，部分的互为负载：它们都是增强型MOSFET对于NMOS有对于PMOS有对输入和输出信号而言，PMOS和NMOS是并联的Vi<Vtn截止Vi>Vtn导通Vi>Vdd-|Vtp|截止Vi<Vdd-|Vtp|导通数字集成电路基本单元共74页，您现在浏览的是第5页!62.转移特性（续）

把PMOS视为NMOS的负载，可以像作负载线一样，把PMOS的特性作在NMOS的特性曲线上。如图所示数字集成电路基本单元共74页，您现在浏览的是第6页!7转移特性（续）2.B区：Vtn

Vi½VddNMOS导通，处于饱和区，等效于一个电流源：

称之为NMOS平方率跨导因子。

PMOS等效于非线性电阻：

称之为PMOS平方率跨导因子。在Idsn的驱动下，Vdsn自Vdd下降,|Vdsp|自0V开始上升。等效电路如图所示。数字集成电路基本单元共74页，您现在浏览的是第7页!8转移特性（续）两个电流必须相等，即Idsn=

Isdp，所以

如果n=p，且有Vtn=-Vtp，则有

Vi=Vdd/2但是，n

(2-3)p，所以应有Wp/Lp2.5Wn/Ln由n=p，Vtn=-Vtp和Vi=Vdd/2，应有VO=Vdd/2数字集成电路基本单元共74页，您现在浏览的是第8页!9转移特性（续）4.D区：Vdd/2ViVdd/2

+Vtp与B区情况相反：PMOS导通，处于饱和区，等效一个电流源：NMOS强导通，等效于非线性电阻：

等效电路如图所示。数字集成电路基本单元共74页，您现在浏览的是第9页!10转移特性（续）综合上述讨论，CMOS反相器的转移特性和稳态支路电流如图所示。

数字集成电路基本单元共74页，您现在浏览的是第10页!11转移特性（续）对于数字信号，CMOS反相器静态时，或工作在A区，或工作在E区。此时有：Vi=0 (I=0) Vo=Vdd (O=1)Vi=Vdd (I=1) Vo=0 (O=0)从一种状态转换到另一种状态时，有：

(I=0)(I=1) (I=1)(I=0)Is-s0Ptr0

Is-s=0Pdc=0数字集成电路基本单元共74页，您现在浏览的是第11页!123.CMOS反相器的瞬态特性研究瞬态特性与研究静态特性不同的地方在于必须考虑负载电容（下一级门的输入电容）的影响。脉冲电路上升，下降和延迟时间的定义，即如图所示。tr：(Vo=10%VomaxVo=90%Vomax)tf：(Vo=90%VomaxVo=10%Vomax)td：(Vi=50%VimaxVo=50%Vomax)数字集成电路基本单元共74页，您现在浏览的是第12页!13考虑到上拉管导通时先为饱和状态而后为非饱和状态，故输出脉冲上升时间可分为两段来计算。CMOS反相器的瞬态特性﹤数字集成电路基本单元共74页，您现在浏览的是第13页!14b、非饱和状态时线性充电时间段有，

积分得，

经变量代换，部分分式展开，可得，

总的充电时间为，

tr=tr1+tr2

如果Vtp=-0.2Vdd，则

CMOS反相器的瞬态特性数字集成电路基本单元共74页，您现在浏览的是第14页!15a、饱和状态假定VC(0)=Vdd，恒流放电时间段有，

积分得，

CMOS反相器的瞬态特性数字集成电路基本单元共74页，您现在浏览的是第15页!16总的放电时间为

tf

=tf1+tf2

如果Vtn=0.2Vdd，则

如果Vtn=|Vtp|，bn=bp，则

tr=tfCMOS的输出波形将是对称的。CMOS反相器的瞬态特性数字集成电路基本单元共74页，您现在浏览的是第16页!17图9.20各种形式的反相器版图（a）垂直走向MOS管结构，（b）水平走向MOS管结构，（c）金属线从管子中间穿过的水平走向MOS管结构，（d）金属线从管子上下穿过的水平走向MOS管结构（e）有多晶硅线穿过的垂直走向MOS管结构数字集成电路基本单元共74页，您现在浏览的是第17页!18CMOS与非门和或非门与非门和或非门电路：（a）二输入与非门，（b）二输入或非门

数字集成电路基本单元共74页，您现在浏览的是第18页!19或非门版图（a）输入向右引线，（b）输入向上引线数字集成电路基本单元共74页，您现在浏览的是第19页!20工作原理

(续)（a）“异或”和（b）“异或非”门电路数字集成电路基本单元共74页，您现在浏览的是第20页!21CMOS传输门版图实现数字集成电路基本单元共74页，您现在浏览的是第21页!22三态门版图数字集成电路基本单元共74页，您现在浏览的是第22页!23驱动电路版图数字集成电路基本单元共74页，您现在浏览的是第23页!24库单元设计标准单元库中的单元电路是多样化的，通常包含上百种单元电路，每种单元的描述内容都包括：（1）逻辑功能；（2）电路结构与电学参数；（3）版图与对外连接端口的位置；对于标准单元设计EDA系统而言，标准单元库应包含以下三个方面的内容：（1）逻辑单元符号库与功能单元库；（2）拓扑单元库；（3）版图单元库。数字集成电路基本单元共74页，您现在浏览的是第24页!259.4焊盘输入输出单元9.4.1输入单元输入单元主要承担对内部电路的保护，一般认为外部信号的驱动能力足够大，输入单元不必具备再驱动功能。因此，输入单元的结构主要是输入保护电路。为防止器件被击穿，必须为这些电荷提供“泄放通路”，这就是输入保护电路。输入保护分为单二极管、电阻结构和双二极管、电阻结构。数字集成电路基本单元共74页，您现在浏览的是第25页!269.4.2输出单元A.反相输出I/O

PAD顾名思义，反相输出就是内部信号经反相后输出。这个反相器除了完成反相的功能外，另一个主要作用是提供一定的驱动能力。图9.37是一种p阱硅栅CMOS结构的反相输出单元，由版图可见构造反相器的NMOS管和PMOS管的尺寸比较大，因此具有较大的驱动能力。数字集成电路基本单元共74页，您现在浏览的是第26页!27输出单元(续)去铝后的反相器版图

数字集成电路基本单元共74页，您现在浏览的是第27页!28输出单元(续)反相器链驱动结构假设反相器的输入电容等于Cg，则当它驱动一个输入电容为f·Cg的反相器达到相同的电压值所需的时间为f·τ。如果负载电容CL和Cg的CL/Cg=Y时，则直接用内部反相器驱动该负载电容所产生的总延迟时间为ttol=Y·τ。如果采用反相器链的驱动结构，器件的尺寸逐级放大f倍，则每一级所需的时间都是f·τ，N级反相器需要的总时间是N·f·τ。由于每一级的驱动能力放大f倍，N级反相器的驱动能力就放大了fN倍，所以fN＝Y。对此式两边取对数，得：

N=lnY/lnf反相器链的总延迟时间ttol=N*f*τ=(f/lnf)*τ*lnY

数字集成电路基本单元共74页，您现在浏览的是第28页!29输出单元(续)B.同相输出I/O

PAD同相输出实际上就是“反相＋反相”，或采用类似于图9.40所示的偶数级的反相器链。为什么不直接从内部电路直接输出呢？主要是驱动能力问题。利用链式结构可以大大地减小内部负荷。即内部电路驱动一个较小尺寸的反相器，这个反相器再驱动大的反相器，在同样的内部电路驱动能力下才能获得较大的外部驱动。数字集成电路基本单元共74页，您现在浏览的是第29页!30输出单元(续)同相三态输出单元版图数字集成电路基本单元共74页，您现在浏览的是第30页!319.4.3输入输出双向三态单元（I/OPAD）在许多应用场合，需要某些数据端同时具有输入、输出的功能，或者还要求单元具有高阻状态。在总线结构的电子系统中使用的集成电路常常要求这种I/O

PAD。输入、输出双向三态单元电路原理图

数字集成电路基本单元共74页，您现在浏览的是第31页!32存储单元的等效电路(a)DRAM；(b)SRAM；(c)掩膜型(熔丝)ROM；(d)EPROM(EEPROM)；(e)FRAM数字集成电路基本单元共74页，您现在浏览的是第32页!33三晶体管DRAM单元的工作原理上拉和读写电路的三晶体管DRAM单元

数字集成电路基本单元共74页，您现在浏览的是第33页!34工作原理(续）在写“l”时序中电容Cl和C2的电荷共享在读取“l”过程中列电容C3通过晶体管M2和M3进行放电

数字集成电路基本单元共74页，您现在浏览的是第34页!35单晶体管DRAM单元的工作过程

(a)带选取线路的典型单晶体管(1-T)DRAM单元；(b)带控制电路的单晶体管DRAM单元阵列的存储结构数字集成电路基本单元共74页，您现在浏览的是第35页!36CMOSSRAM单元的电路拓扑结构

数字集成电路基本单元共74页，您现在浏览的是第36页!37闪存单元的等效耦合电容电路

当给控制栅极和漏极加电压(VCG和VD)时，浮栅的电压(VFG)可以用耦合电容表示为：QFG为存储在浮栅中的电荷，Ctotal为总电容，CFC为浮栅和控制栅之间的电容，CFS，CFB和CFD是浮栅和源极、浮栅和本体、浮栅和漏极之间的电容，VCG和VD分别为控制栅和漏极的电压。

数字集成电路基本单元共74页，您现在浏览的是第37页!38控制栅压具有低和高阈值电压的闪存单元的I-V特性曲线

数字集成电路基本单元共74页，您现在浏览的是第38页!39图9.4TTL或非门(a)电路图(b)符号

数字集成电路基本单元共74页，您现在浏览的是第39页!40注意2：NMOS的源极接地，漏极接高电位；PMOS的源极接Vdd，漏极接低电位。注意3：输入信号Vi对两管来说，都是加在g和s之间，但是由于NMOS的s接地，PMOS的s接Vdd，所以Vi对两管来说参考电位是不同的。数字集成电路基本单元共74页，您现在浏览的是第40页!412.转移特性（续）在直流电路上，PMOS和NMOS串联连接在Vdd和地之间，因而有Idsn从NMOS的d流向s，是正值,Idsp从PMOS的d流向s，是负值。Vdsn-Vdsp=Vdd数字集成电路基本单元共74页，您现在浏览的是第41页!42转移特性（续）整个工作区可以分为五个区域来讨论：1.A区：0ViVtnNMOS截止Idsn=0PMOS导通Vdsn=VddVdsp=0

等效电路如右图所示。数字集成电路基本单元共74页，您现在浏览的是第42页!43转移特性（续）3.C区：Vi½VddNMOS导通，处于饱和区，PMOS也导通，处于饱和区，均等效于一个电流源，等效电路如右图所示。此时有，数字集成电路基本单元共74页，您现在浏览的是第43页!44转移特性（续）比(n/p)对转移特性的影响，如下图所示。数字集成电路基本单元共74页，您现在浏览的是第44页!45转移特性（续）5.E区：Vi

Vdd

+VtpPMOS截止，

NMOS导通。Vdsn=0|Vdsp|=VddIdsp=0

等效电路如图所示。数字集成电路基本单元共74页，您现在浏览的是第45页!46转移特性（续）PMOS和NMOS在5个区域中的定性导电特性。数字集成电路基本单元共74页，您现在浏览的是第46页!47转移特性（续）对于模拟信号，CMOS反相器必须工作在B区和D区之间，反相器支路始终有电流流通，所以

Is-s>0，Pdc>0

。数字集成电路基本单元共74页，您现在浏览的是第47页!48i)Vi从1到0,CL充电。在此过程中，NMOS和PMOS源、漏极间电压的变化过程为：Vdsn：0Vdd|Vdsp|：Vdd0，即123原点CMOS反相器的瞬态特性数字集成电路基本单元共74页，您现在浏览的是第48页!49a、饱和状态时

假定VC(0)=0,恒流充电时间段有

积分得，

CMOS反相器的瞬态特性数字集成电路基本单元共74页，您现在浏览的是第49页!50ii)Vi从0到1,CL放电

NMOS的导通电流开始为饱和状态而后转为非饱和状态，故与上面类似，输出脉冲的下降时间也可分为两段来计算。如图所示。CMOS反相器的瞬态特性数字集成电路基本单元共74页，您现在浏览的是第50页!51b、非饱和状态线性放电时间段有，

CMOS反相器的瞬态特性数字集成电路基本单元共74页，您现在浏览的是第51页!52反相器电路图到符号电路版图的转换（a）电路图，（b）漏极连线，（c）电源与地线连线，（d）栅极与输入输出连线数字集成电路基本单元共74页，您现在浏览的是第52页!53并联反相器版图（a）直接并联，（b）共用漏区，（c）星状连接数字集成电路基本单元共74页，您现在浏览的是第53页!54与非门的版图（a）按电路图转换，（b）MOS管水平走向设计数字集成电路基本单元共74页，您现在浏览的是第54页!55CMOS传输门和开关逻辑工作原理

传输门：（a）电路（b）符号;开关逻辑与或门数字集成电路基本单元共74页，您现在浏览的是第55页!56工作原理

(续)不同功能的线或电路：（a）电路图，（b）逻辑图

数字集成电路基本单元共74页，您现在浏览的是第56页!57三态门：（a）常规逻辑门结构，（b）带传输门结构

三态门数字集成电路基本单元共74页，您现在浏览的是第57页!58驱动电路驱动电路的结构示意图

数字集成电路基本单元共74页，您现在浏览的是第58页!599.3数字电路标准单元库设计基本原理标准单元设计流程图

数字集成电路基本单元共74页，您现在浏览的是第59页!60库单元设计(续)下图给出了一个简单反相器的逻辑符号、单元拓扑和单元版图（a）逻辑符号 （b）单元拓扑 （c）单元版图

数字集成电路基本单元共74页，您现在浏览的是第60页!61输入单元(续)单二极管、电阻电路双二极管、电阻保护电路

数字集成电路基本单元共74页，您现在浏览的是第61页!62输出单元(续)p阱硅栅CMOS反相输出I/O

PAD数字集成电路基本单元共74页，您现在浏览的是第62页!63输出单元(续)大尺寸NMOS管版图结构和剖面数字集成电路基本单元共74页，您现在浏览的是第63页!64输出单元(续)直接驱动和反相器链驱动负载时的延迟时间曲线

数字集成电路基本单元共74页，您现在浏览的是第64页!65输出单元(续)C.三态输出I/O

PAD所谓三态输出是指单元除了可以输出“0”，“1”逻辑外，还可高阻输出，即单元具有三种输出状态。同样，三态输出的正常逻辑信号也可分为反相输出和同相输出。图9.42是一个同相三态输出的电路单元的结构图。同相三态输出单元电路结构

数字集成电路基本单元共74页，您现在浏览的是第65页!66输出单元(续)D.漏极开路输出单元漏极开路结构实现的线逻辑数字集成电路基本单元共74页，您现在浏览的是第66页!679.5了解CMOS存储器半导体存储器类型一览

数字集成电路基本单元共74页，