触发器和时序逻辑电路资料课件

21触发器和时序逻辑电路资料21触发器和时序逻辑电路资料21触发器和时序逻辑电路资料本章要求1.掌握R-S、J-K、D触发器的逻辑功能及不同结构触发器的动作特点。2.学会使用本章所介绍的74LS290集成计数器。4.了解555集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。第21章触发器和时序逻辑电路21触发器和时序逻辑电路资料21触发器和时序逻辑电路资料211本章要求1.掌握R-S、J-K、D

触发器的逻辑功能及不同结构触发器的动作特点。2.学会使用本章所介绍的74LS290集成计数器。4.了解555集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。第21章触发器和时序逻辑电路本章要求1.掌握R-S、J-K、D触发器的逻辑功能及第

电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点：

下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。电路的输出状态不仅取决于当时的输入信号，而且与电路原21.1

双稳态触发器21.1.2主从J-K触发器21.1.3维持阻塞D

触发器21.1.4触发器逻辑功能转换21.1.1R-S

触发器21.1双稳态触发器21.1.2主从J-K触发器21.1

双稳态触发器特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。21.1双稳态触发器特点：双稳态触发器：21.1.1R－S

触发器两互补输出端1.基本R－S触发器两输入端&QQ.G1&.G2SDRD

正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线21.1.1R－S触发器两互补输出端1.基本R－

触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010QQ.G1&.&G2SDRD触发器输出与输入的逻辑关系1001设触发器原态为“1”态设原态为“0”态1001110触发器保持“0”态不变复位0

结论:不论触发器原来为何种状态，当SD=1，

RD=0时，

将使触发器置“0”或称为复位。QQ.G1&.&G2SDRD设原态为“0”态1001110触发器保持“0”态不变复位001设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1QQ.G1&.&G2SDRD01设原态为“0”态011100翻转为“1”态(2)SD=设原态为“1”态0110001触发器保持“1”态不变置位1

结论:不论触发器原来为何种状态，当SD=0，

RD=1时，

将使触发器置“1”或称为置位。QQ.G1&.&G2SDRD设原态为“1”态0110001触发器保持“1”态不变置位111设原态为“0”态010011保持为“0”态(3)SD=1，RD=1QQ.G1&.&G2SDRD11设原态为“0”态010011保持为“0”态(3)SD=设原态为“1”态1110001触发器保持“1”态不变1

当SD=1，

RD=1时，触发器保持原来的状态，

即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD设原态为“1”态1110001触发器保持“1”态不变1当110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0

当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转110011111110若G1先翻转，则触发器为“0”态“1基本R－S

触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效基本R－S触发器状态表逻辑符号RD(ResetDirR、S为输入端2.

可控RS触发器&G2&G1CP&G4&G3直接置0、置1时钟脉冲导引电路(控制电路)ClockPulseRDSDR1SCPQ1RRC1SS一般在工作之初用直接置0、置1端，预先使触发器处于某一给定状态，工作过程中不用它们。R、S为输入端2.可控RS触发器&G2&G1CP&G4&G22.1.2主从JK触发器1.电路结构从触发器主触发器反馈线CP

CP

CF主JKRS

CF从QQQSDRD1互补时钟控制主、从触发器不能同时翻转22.1.2主从JK触发器1.电路结构从触发器主触发器反C下降沿触发翻转SD

、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD

、RD应接高电平。逻辑符号

CPQJKSDRDQQn10011100Qn01J

K

Qn

Qn+100011011JK触发器状态表01010101(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)C下降沿触发翻转SD、RD为直接置1、置0端，不受例：JK

触发器工作波形CPJKQ下降沿触发翻转例：JK触发器工作波形CPJKQ下降沿触发翻转基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CPD21.1.3维持阻塞D

触发器1.电路结构反馈线跳转基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4D触发器状态表D

Qn+1

0101上升沿触发翻转逻辑符号DCPQQRDSDD触发器状态表DQn+10101上升沿触逻辑例：D

触发器工作波形图CDQ上升沿触发翻转例：D触发器工作波形图CDQ上升沿触发翻转21.3

计数器

计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制)21.3计数器计数器是数字电路和计算机中广泛应用21.3.1二进制计数器

按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制加法计数器异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。21.3.1二进制计数器按二进制的规律累计脉冲

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表

从状态表可看出：最低位触发器来一个脉冲就翻转一次，每个触发器由1变为0时，要产生进位信号,

这个进位信号应使相邻的高位触发器翻转。二进制数001010

当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲三位异步二进制加法计数器在电路图中J、Ｋ悬空表示J、K=1下降沿触发翻转每来一个C翻转一次

当相邻低位触发器由1变0时翻转1010当J、K=1时，具有计数功能，每来一个脉冲触异步二进制加法器工作波形2分频4分频8分频

每个触发器翻转的时间有先后，与计数脉冲不同步C12345678Q0Q1Q2异步二进制加法器工作波形2分频4分频8分频每个触发器2.同步二进制加法计数器异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。同步计数器组成原则:

根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。2.同步二进制加法计数器异步二进制加法计数器线路联接简单

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表

从状态表可看出：最低位触发器F0每来一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。二进制数00四位二进制同步加法计数器级间连接的逻辑关系

触发器翻转条件

J、K端逻辑表达式J、K端逻辑表达式F0每输入一C翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1

Q0Q0=Q1=Q2=1J3=K3=Q2

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0

由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（只画出三位同步二进制计数器的逻辑电路）（加法）（减法）四位二进制同步加法计数器级间连接的逻辑关系触发器翻转条三位同步二进制加法计数器

计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看J、K的状态。

最低位触发器F0每一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲三位同步二进制加法计数器计数脉冲同时加到各位触发器上，当每C12345678Q0Q1Q2

各触发器状态的变换和计数脉冲同步C12345678Q0Q1Q2各触发器状态的变换和计21.3.2十进制计数器十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。

四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用8421编码的十进制计数器。21.3.2十进制计数器十进制计数器：四位二进二进制数Q3Q2Q1Q0脉冲数(C)十进制数0123456789100000000100100011010001010110011110001001000001234567890十进制加法计数器状态表二进制数Q3Q2Q1Q0脉冲数(C)十进制数01234567Q0Q1Q2Q3C12345678910十进制计数器工作波形Q0Q1Q2Q3C12345678910十进制计数器工作波形21.3.3中规模数字集成电路计数器1.CT74LS290(T1290)二-五-十进制集成计数器Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF021.3.3中规模数字集成电路计数器1.CT74LSCT74LS290功能表输入输出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为“0”有任一为“0”计数清零置9CT74LS290功能表输入输出Q输入计数脉冲8421异步十进制计数器十分频输出(进位输出)计数状态计数器输出2.CT74LS290的应用S91NCT74LS290S92Q2Q1NUCCR01R02C0C1Q0Q3地外引线排列图17814S92S91Q3Q0Q2Q1R01R02C1C0输入计数脉冲8421异步十进制计数器十分频输出(进位输出)计S92S91Q3Q0Q2Q1R01R02C1C0五进制输出计数脉冲输入异步五进制计数器C12345Q1Q2Q3工作波形S92S91Q3Q0Q2Q1R01R02C1C0五进制输出计如何构成N进制计数器

反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。

利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。

例：用一片CT74LS290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。如何构成N进制计数器反馈置“0”法：当满足一定的条件用一片CT74LS290构成十以内的任意进制计数器例：六进制计数器二进制数Q3Q2Q1Q0脉冲数(C)十进制数0123456789100000000100100011010001010110011110001001000001234567890六种状态用一片CT74LS290构成十以内的任意进制计数器例：六进制例：六进制计数器Q3Q2Q1Q000000001001000110100010101100111100010010000六种状态

当状态0110（6）出现时，将Q2=1，Q1=1送到复位端R01和R02，使计数器立即清零。状态0110仅瞬间存在。CT74LS290为异步清零的计数器反馈置“0”实现方法:例：六进制计数器Q3Q2Q1Q0001111六进制计数器S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲计数器清零七进制计数器

当出现0110（6）时，应立即使计数器清零，重新开始新一轮计数。当出现

0111(7)时，计数器立即清零，重新开始新一轮计数。S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲计数器清零&.1111六进制计数器S92S91Q3Q0Q2Q1R01R02报告时钟设计：计数芯片290，译码显示：cd4511，数码管实验报告纸，手写。和作业一起，考试时由学委收齐交给老师。报告和作业一起，考试时由学委收齐交给老师。二片CT74LS290可构成100以内的计数器例：二十四进制计数器二十四分频输出.0010(2)0100(4)S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲S92S91Q3Q0Q2Q1R01R02C1C0十位个位两位十进制计数器（100进制）二片CT74LS290可构成100以内的计数器例：二十四进制21.5555定时器及其应用555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。555定时器在工业控制、定时、检测、报警等方面有广泛应用。21.4.1555定时器的结构及工作原理1.分压器：由三个等值电阻构成2.比较器：由电压比较器C1和C2构成3.R-S触发器4.放电开关管T21.5555定时器及其应用555定时器是一种VAVB输出端

电压控制端高电平触发端低电平触发端放电端复位端UCC分压器比较器R-S触发器放电管调转地++C1++C2QQRDSD5K5K5KT24567831VAVB输出端电压控制端高电平触发端低电平触发端放电端复输出端

电压控制端高电平触发端低电平触发端放电端分压器比较器R-S触发器放电管复位端UCCVAVB地+–C1QTuO654321785kΩ5kΩ5kΩ+8+–C2+8SR&1UR2R输出端电压控制端高电平触发端低电平触发端放电端分压器比较触发器和时序逻辑电路资料课件21.4.2定时器电路的应用

单稳态触发器只有一个稳定状态。在未加触发脉冲前，电路处于稳定状态；在触发脉冲作用下，电路由稳定状态翻转为暂稳定状态，停留一段时间后，电路又自动返回稳定状态。

暂稳定状态的长短，取决于电路的参数，与触发脉冲无关。1.由555定时器组成的单稳态触发器单稳态触发器一般用做定时、整形及延时。21.4.2定时器电路的应用单稳态触发器只有一GND+–C1QTuO654321785kΩ5kΩ5kΩ+8+–C2+8SR&10.01μFUR2R在稳定状态时，Q＝0，输出电压uO为“0”0t0t0tuIuCuO2UCC

/3tPt1t1t2t3+UCCC+_uCuIR负脉冲触发GND+–C1QTuO654321785kΩ5kΩ5kΩ+884562731555+UCCuORCC1+–uCu12u11uI0t0t0tuIuCuO2UCC

/3tPt1t1t2t3作用：1.改变RC的值，可改变脉冲宽度tP，从而可以进行定时控制2.利用单稳态电路可以对不规则的脉冲进行整形，在RC值一定时，就可以得到幅度和宽度一定的矩形波输出脉冲84562731555+UCCuORCC1+–uCu12u1脉冲定时ABuuio单稳态触发器&只有在tP时间内，信号A才能通过与门tAotPtuootBotuio脉冲定时ABuuio单稳态触发器&只有在tP时间内，信号A才脉冲整形单稳态触发器能把不规则的输入信号uI，整形成为幅度和宽度都相同的标准矩形脉冲uO。uO的幅度取决于单稳态电路输出的高、低电平，宽度tP决定于暂稳态时间uOtPIu脉冲整形单稳态触发器能把不规则的输入信号uI，整形成为幅度和2.由555定时器组成的多谐振荡器

多谐振荡器是一种无稳态触发器，接通电源后，不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。

多谐振荡器是一种常用的脉冲波形发生器，触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的。21.4.2定时器电路的应用2.由555定时器组成的多谐振荡器多谐振荡器是一种GND+–C1QTuO654321785kΩ5kΩ5kΩ+8+–C2+8SR&10.01μFUR2RC+_uCR1R2+UCCtP1uC0t0tuO2UCC

/3tP2UCC

/3接通电源通电前uC=0<1/3UCC10101GND+–C1QTuO654321785kΩ5kΩ5kΩ+80t0tuCuO2UCC

/3tP1tP2UCC

/384562731555+UCCuOR1R2C+–uC振荡周期0t0tuCuO2UCC/3tP1tP2UCC/3845+UCC48562713...0.01FuCCui=1uoRuituCtuOt(>1/3UCC)Q=0Q=1T导通，C通过T放电,uC

0接通电源RD=0SD=1保持“0”态RD=1SD=1上升到2/3UCC+UCC48562713...0.01FuCCui=1uoRuituCtuOt暂稳态tptp=RCln3=1.1RC+UCC48562713...0.01FuCCuiuO2/3UCCRD=1SD=0Q=1Q=0T截止C充电RD=0SD=1Q=0Q=1因此暂稳态的长短取决于RC时间常数RuituCtuOt暂稳态tptp=RCln3=1.1RC+48162357uOuiUCCCSKTKTD1D2R~例：单稳态触发器构成短时用照明灯若S未按下,则

ui

=1若S按下,则ui

=0uituottp48162357uOuiUCCCSKTKTD1D2R~例：单uo按一下按钮S未按0KT的线圈不通电KT的触点断开灯灭1通电闭合亮灯亮的时间为：tp=1.1RC48162357uOuiUCCCSKTKTD1D2R~例：单稳态触发器构成短时用照明灯若S未按下,则

ui

=1若S按下,则ui

=0uo按一下按钮S未按0KT的线圈不通电KT的触点断开灯灭UCC++C1++C2QQRDSD...5K5K5KVAVBT13245678(复位端)(地)uO2.由555定时器组成的多谐振荡器接通电源通电前uC=0011100>2/3UCCRD=1SD=0..uCR1R2.+–C充电C放电1<1/3UCCUCC++C1++C2QQRDSD...5K5K5KVAVB48562713+UCCuO.uC..CR1R2tp1tp22/3UCC1/3UCCRD=1SD=0Q=1Q=0T截止Q=0Q=1T导通RD=0SD=1tp1=(R1+R2)Cln2=0.7(R1+R2)Ctp2=R2Cln2=0.7R2CT=tp1+tp2=0.7(R1+2R2)C接通电源C充电C放电uCtOuOtO48562713+UCCuO.uC..CR1R2tp1tp2.uC.+UCC4876213CR1R25.例：多谐振荡器构成水位监控报警电路

水位正常情况下，电容C被短接，扬声器不发音；水位下降到探测器以下时，多谐振荡器开始工作，扬声器发出报警。+.uC.+UCC4876213CR1R25.例：多谐振荡器构谢谢！谢谢！6421触发器和时序逻辑电路资料21触发器和时序逻辑电路资料21触发器和时序逻辑电路资料本章要求1.掌握R-S、J-K、D触发器的逻辑功能及不同结构触发器的动作特点。2.学会使用本章所介绍的74LS290集成计数器。4.了解555集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。第21章触发器和时序逻辑电路21触发器和时序逻辑电路资料21触发器和时序逻辑电路资料2165本章要求1.掌握R-S、J-K、D

触发器的逻辑功能及不同结构触发器的动作特点。2.学会使用本章所介绍的74LS290集成计数器。4.了解555集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。第21章触发器和时序逻辑电路本章要求1.掌握R-S、J-K、D触发器的逻辑功能及第

电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点：

下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。电路的输出状态不仅取决于当时的输入信号，而且与电路原21.1

双稳态触发器21.1.2主从J-K触发器21.1.3维持阻塞D

触发器21.1.4触发器逻辑功能转换21.1.1R-S

触发器21.1双稳态触发器21.1.2主从J-K触发器21.1

双稳态触发器特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。21.1双稳态触发器特点：双稳态触发器：21.1.1R－S

触发器两互补输出端1.基本R－S触发器两输入端&QQ.G1&.G2SDRD

正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线21.1.1R－S触发器两互补输出端1.基本R－

触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010QQ.G1&.&G2SDRD触发器输出与输入的逻辑关系1001设触发器原态为“1”态设原态为“0”态1001110触发器保持“0”态不变复位0

结论:不论触发器原来为何种状态，当SD=1，

RD=0时，

将使触发器置“0”或称为复位。QQ.G1&.&G2SDRD设原态为“0”态1001110触发器保持“0”态不变复位001设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1QQ.G1&.&G2SDRD01设原态为“0”态011100翻转为“1”态(2)SD=设原态为“1”态0110001触发器保持“1”态不变置位1

结论:不论触发器原来为何种状态，当SD=0，

RD=1时，

将使触发器置“1”或称为置位。QQ.G1&.&G2SDRD设原态为“1”态0110001触发器保持“1”态不变置位111设原态为“0”态010011保持为“0”态(3)SD=1，RD=1QQ.G1&.&G2SDRD11设原态为“0”态010011保持为“0”态(3)SD=设原态为“1”态1110001触发器保持“1”态不变1

当SD=1，

RD=1时，触发器保持原来的状态，

即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD设原态为“1”态1110001触发器保持“1”态不变1当110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0

当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转110011111110若G1先翻转，则触发器为“0”态“1基本R－S

触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效基本R－S触发器状态表逻辑符号RD(ResetDirR、S为输入端2.

可控RS触发器&G2&G1CP&G4&G3直接置0、置1时钟脉冲导引电路(控制电路)ClockPulseRDSDR1SCPQ1RRC1SS一般在工作之初用直接置0、置1端，预先使触发器处于某一给定状态，工作过程中不用它们。R、S为输入端2.可控RS触发器&G2&G1CP&G4&G22.1.2主从JK触发器1.电路结构从触发器主触发器反馈线CP

CP

CF主JKRS

CF从QQQSDRD1互补时钟控制主、从触发器不能同时翻转22.1.2主从JK触发器1.电路结构从触发器主触发器反C下降沿触发翻转SD

、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD

、RD应接高电平。逻辑符号

CPQJKSDRDQQn10011100Qn01J

K

Qn

Qn+100011011JK触发器状态表01010101(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)C下降沿触发翻转SD、RD为直接置1、置0端，不受例：JK

触发器工作波形CPJKQ下降沿触发翻转例：JK触发器工作波形CPJKQ下降沿触发翻转基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CPD21.1.3维持阻塞D

触发器1.电路结构反馈线跳转基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4D触发器状态表D

Qn+1

0101上升沿触发翻转逻辑符号DCPQQRDSDD触发器状态表DQn+10101上升沿触逻辑例：D

触发器工作波形图CDQ上升沿触发翻转例：D触发器工作波形图CDQ上升沿触发翻转21.3

计数器

计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制)21.3计数器计数器是数字电路和计算机中广泛应用21.3.1二进制计数器

按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制加法计数器异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。21.3.1二进制计数器按二进制的规律累计脉冲

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表

从状态表可看出：最低位触发器来一个脉冲就翻转一次，每个触发器由1变为0时，要产生进位信号,

这个进位信号应使相邻的高位触发器翻转。二进制数001010

当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲三位异步二进制加法计数器在电路图中J、Ｋ悬空表示J、K=1下降沿触发翻转每来一个C翻转一次

当相邻低位触发器由1变0时翻转1010当J、K=1时，具有计数功能，每来一个脉冲触异步二进制加法器工作波形2分频4分频8分频

每个触发器翻转的时间有先后，与计数脉冲不同步C12345678Q0Q1Q2异步二进制加法器工作波形2分频4分频8分频每个触发器2.同步二进制加法计数器异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。同步计数器组成原则:

根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。2.同步二进制加法计数器异步二进制加法计数器线路联接简单

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表

从状态表可看出：最低位触发器F0每来一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。二进制数00四位二进制同步加法计数器级间连接的逻辑关系

触发器翻转条件

J、K端逻辑表达式J、K端逻辑表达式F0每输入一C翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1

Q0Q0=Q1=Q2=1J3=K3=Q2

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0

由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（只画出三位同步二进制计数器的逻辑电路）（加法）（减法）四位二进制同步加法计数器级间连接的逻辑关系触发器翻转条三位同步二进制加法计数器

计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看J、K的状态。

最低位触发器F0每一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲三位同步二进制加法计数器计数脉冲同时加到各位触发器上，当每C12345678Q0Q1Q2

各触发器状态的变换和计数脉冲同步C12345678Q0Q1Q2各触发器状态的变换和计21.3.2十进制计数器十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。

四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用8421编码的十进制计数器。21.3.2十进制计数器十进制计数器：四位二进二进制数Q3Q2Q1Q0脉冲数(C)十进制数0123456789100000000100100011010001010110011110001001000001234567890十进制加法计数器状态表二进制数Q3Q2Q1Q0脉冲数(C)十进制数01234567Q0Q1Q2Q3C12345678910十进制计数器工作波形Q0Q1Q2Q3C12345678910十进制计数器工作波形21.3.3中规模数字集成电路计数器1.CT74LS290(T1290)二-五-十进制集成计数器Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF021.3.3中规模数字集成电路计数器1.CT74LSCT74LS290功能表输入输出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为“0”有任一为“0”计数清零置9CT74LS290功能表输入输出Q输入计数脉冲8421异步十进制计数器十分频输出(进位输出)计数状态计数器输出2.CT74LS290的应用S91NCT74LS290S92Q2Q1NUCCR01R02C0C1Q0Q3地外引线排列图17814S92S91Q3Q0Q2Q1R01R02C1C0输入计数脉冲8421异步十进制计数器十分频输出(进位输出)计S92S91Q3Q0Q2Q1R01R02C1C0五进制输出计数脉冲输入异步五进制计数器C12345Q1Q2Q3工作波形S92S91Q3Q0Q2Q1R01R02C1C0五进制输出计如何构成N进制计数器

反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。

利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。

例：用一片CT74LS290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。如何构成N进制计数器反馈置“0”法：当满足一定的条件用一片CT74LS290构成十以内的任意进制计数器例：六进制计数器二进制数Q3Q2Q1Q0脉冲数(C)十进制数0123456789100000000100100011010001010110011110001001000001234567890六种状态用一片CT74LS290构成十以内的任意进制计数器例：六进制例：六进制计数器Q3Q2Q1Q000000001001000110100010101100111100010010000六种状态

当状态0110（6）出现时，将Q2=1，Q1=1送到复位端R01和R02，使计数器立即清零。状态0110仅瞬间存在。CT74LS290为异步清零的计数器反馈置“0”实现方法:例：六进制计数器Q3Q2Q1Q0001111六进制计数器S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲计数器清零七进制计数器

当出现0110（6）时，应立即使计数器清零，重新开始新一轮计数。当出现

0111(7)时，计数器立即清零，重新开始新一轮计数。S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲计数器清零&.1111六进制计数器S92S91Q3Q0Q2Q1R01R02报告时钟设计：计数芯片290，译码显示：cd4511，数码管实验报告纸，手写。和作业一起，考试时由学委收齐交给老师。报告和作业一起，考试时由学委收齐交给老师。二片CT74LS290可构成100以内的计数器例：二十四进制计数器二十四分频输出.0010(2)0100(4)S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲S92S91Q3Q0Q2Q1R01R02C1C0十位个位两位十进制计数器（100进制）二片CT74LS290可构成100以内的计数器例：二十四进制21.5555定时器及其应用555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。555定时器在工业控制、定时、检测、报警等方面有广泛应用。21.4.1555定时器的结构及工作原理1.分压器：由三个等值电阻构成2.比较器：由电压比较器C1和C2构成3.R-S触发器4.放电开关管T21.5555定时器及其应用555定时器是一种VAVB输出端

电压控制端高电平触发端低电平触发端放电端复位端UCC分压器比较器R-S触发器放电管调转地++C1++C2QQRDSD5K5K5KT24567831VAVB输出端电压控制端高电平触发端低电平触发端放电端复输出端

电压控制端高电平触发端低电平触发端放电端分压器比较器R-S触发器放电管复位端UCCVAVB地+–C1QTuO654321785kΩ5kΩ5kΩ+8+–C2+8SR&1UR2R输出端电压控制端高电平触发端低电平触发端放电端分压器比较触发器和时序逻辑电路资料课件21.4.2定时器电路的应用

单稳态触发器只有一个稳定状态。在未加触发脉冲前，电路处于稳定状态；在触发脉冲作用下，电路由稳定状态翻转为暂稳定状态，停留一段时间后，电路又自动返回稳定状态。

暂稳定状态的长短，取决于电路的参数，与触发脉冲无关。1.由555定时器组成的单稳态触发器单稳态触发器一般用做定时、整形及延时。21.4.2定时器电路的应用单稳态触发器只有一GND+–C1QTuO654321785kΩ5kΩ5kΩ+8+–C2+8SR&10.01μFUR2R在稳定状态时，Q＝0，输出电压uO为“0”0t0t0tuIuCuO2UCC

/3tPt1t1t2t3+UCCC+_uCuIR负脉冲触发GND+–C1Q