工大组成原理课件-04-12存储器高速缓冲存储器

第四 第四 概 一 器分 介质分半导 TTL、 易磁表 磁头、载磁非磁 硬磁材料、环状元 失光 激光、磁光材磁 按存取方式分存取时间与物理地址无关（随 每个单元读写时间一样，且与各单元所在位置无关 内 存取时间与物理地址有关（串 顺序存 器磁直接存 器磁相 按内容检索 位置进行读 快读 器（Read/WriteMemory)：可读可只 器（ReadOnlyMemory)：只能读不能按断电后信息的可保非易失（不挥发） 器(Nonvolatile信息可一直保留，不需电源（如：ROM、磁表 器、 器等易失（挥发） 器(Volatile电源关闭时信息自动丢失。（如：RAM、Cache等按功能/容量/速度/所在位置分–寄存器封装在CPU用触发器实现，速度快，容量小（几十个–高速缓存位于 或附近，存放当前要执行的局部程序段和数用SRAM实现，速度可与CPU匹配，容量小（几 器MM（ 器Main(Primary)位于CPU用DRAM实现（部分ROM），速度较快，容量较大（几 器AM(辅 器位于主机之用磁表面或 器实现，容量大而速度二 器的层次结速度容量价格寄存 缓 内(主)磁辅 光磁

i5-480M(2.66 2

辅存1010

20 200 主辅主辅

主存─ 物理地

逻辑地一、概

主存的基本组体读体写 写电 电 路

数据总译 地址总

控制控制电存 容数数据总读写地址总读/写的数主存地读/写控制信

数据(64位址址地址线 址址 (36位 控制

单地读写读写控制电

主存 单元地址的分器 可不但字的数地0字为16，，；为32位则为设地址线根若字长为位若字长32

按字按字

224=1684

小端派(Little-字中的字节地址从左到右编 字中的字节地址从右到左编IBM AABCDEFG 存放方式不同的机器间程序移植或数据通信时，会发生什ABCDEFG 派 器的分类及应内存由半导 组成 有多种类型静 器（静 器随机存器每 单元(cell)由6个随机存器只要加上电源，信息就能一直保动 器比DRAM更快动 器器（用作 器器每 单元由1个电容和1个晶体管组成每隔一段时间必须刷新对电器干扰比较敏比SRAM慢，但便改写内容的不只改写内容的不只器闪存（Flash闪存（Flash容

主存放二进制代码的总数速存取时存取周器的带

连续两次独立 器操（读或写）所需的最小间隔时间 二、半导 简半导 的基本结„„„„ „„ 片选

读/写控地址线（单向）数据线（双向 容 1K4 16K1 8K8内存金士顿8GBDDR31600MHz 片选线的用16K×1位 组成64K×8位

816K1

816K1

816K1

816K1

4000

8000

C000当地65529(FFF98 3 字30 2 1 0

0

……16×8……… 位写

读/写控制电 …… 0A XA A

……矩…

……0A Y Y地址

读/A 0A

0A 0A 0A 三、随机存 器(RAMRAM（1）基 单元位线

T ~T行地行地T

位线

T1~T4触发T5、T6行开T7、T8列开列地写放大 写放大

T7、T8一列 写选 读选

A触发器原A´RAM本电位线

~行地

位线行 T5、T6列 T7、T8

列地写放大 写放大

读 读 写选 读选RAM基本电路的写 位线A1

~0

位线行 T5、T6列 T7、T8

两个写

0

（左）（右）

反

静态 举 2114特 AAA...A

I/OI/OI/OI/O0V

容1K×4 2114RAM(6464)A第一 第二 第三 第四A80行 … 址…… … 码 列… …

四个…四个………… ………

读写电

读写电

读写电

读写电

2114RAM(6464)00 …… 址…… 码

第一… …

第二…… ……

第三…… ……

第四…… …… 列读写电…读写电…

读写电读写电

读写电读写电

读写电读写电 2114RAM(6464) …… 址…… 码 列读写电…读写电…

第一0…0…

第二…………

第三……

第四………………

读写电读写电

读写电读写电

读写电读写电 2114RAM(6464) …… 址…… 码 列读写电…读写电…

第一0…0…

第二…………

第三……

第四………………

读写电读写电

读写电读写电

读写电读写电 2114RAM(6464 …… 址…… 码 列读写电…读写电…

第一00…00…

第二…………

第三……

第四………………

读写电读写电

读写电读写电

读写电读写电 2114RAM(6464 …… 址…… 码

第一0… 0…

第二…… ……

第三…… ……

第四…… …… 列读写电…读写电…

读写电读写电

读写电读写电

读写电读写电 2114RAM(6464) …… 址…… 码 列… …

第一00…00…

第二…………

第三……

第四………………

读写电

读写电

读写电

读写电

2114RAM(6464) …… 址…… 码 列… …

第一00…00…

第二…………

第三……

第四………………

读写电

读写电

读写电

读写电

2114RAM(6464)01…址…译码

第一00……00……

第二…………

第三……

第四……………… 列0…地…址 读写电

读写电

读写电

读写电

2114RAM(6464)01…址…译码

第一00……00……

第二…………

第三……

第四……………… 列0…地…址 读写电

读写电

读写电

读写电

RAM读t读周期tRC地址有效→下一次地t地址有A片选有

地址失t 读时间 地址有效→数据稳t片选失tttt

地址失效数据维持数据有

数据稳

→输出tCO片选有→数据稳RAM2114写写周期tWC地址有效→下一次地址tA

t片选失效→下一次地址 DD

tt ttWE失效后的数据维持时WE失效后的数据维持时RAMDRAM动态RAM基本单元电

V

数据读选写选

1

预充电0 字写数据 读数据读出与原存信息相 写入与输入信息相 写入时CS充电为“1”放电为单管动RAM4116(16K1位外特列列地单元阵基准单列再生放大列基准单单元阵缓存缓存~6~'0

写时数据输数据输寄存D 读原0 读出放大 C读出放

…………读出放…………C

I/O I/O

输出输出驱

读/写数据数据输

DOUT③4116(16K×1位 写原读出放大读出放大C

0 读出放大……读出放大…………C

I/O缓I/O缓

输出输出驱

读/写数据数据输

DRAM行、列地址读时行地RAS写允许WE 列地址CAS有效

写时行地RAS写允许WE有效(低) 列地CAS数 列地CAS刷新与行地址

3232矩阵为周期地址

t t

读/写或••

t t

t

刷••

读/写或维 3968个周期（1984μ

1μ

刷新序 刷新时间间隔（“死区“死时间率

0.5μs×32=1632/4000×100%=②分散刷新（存取周期为128×128矩阵为 个读写周0t tt刷新

tC=tM+

死区

(存取周期0.5μs0.5③分散刷新与集中刷新相结合（异步对于128×128 （存取周期为若每隔2ms集中刷新一 若每隔15.6μs刷新一 而且每行2ms刷新一

将刷新安排在指令译码阶段，不会出现“举16M位=4Mbx4=2048x2048x 结构框举例：典型的16M位位四个位平问题 行地址和列地址分时复用,每出现新一 倍。RAM和静RAM的比主 触发触发高低引少多功小大价低高速慢快有无 技 器之间的通信方异步方式（读操作）过程（需握手信号CPUCPU发读命令，然后等 器发回“完成”信主存收到读命令后开始读数，完成后发“完成 技 器之间的通信方同步方式的特CPUCPU 必须支持同步方SDRAM是同每步操作都在系统时钟控制下进时间,称为CAS潜伏期）CLCL=2clks连续传送（Burst）数据BL=124多体(缓冲器)利用总线时钟上升沿与DDR3SDRAM一个时钟内传送8只 器和 特点信息只能读不能 ）写非破坏性读出式就久受断 是易性 。只 器和 用途 可作为控 器，存放微程序在输入/出设备中，被用作字符发生器，汉字库在嵌入式设备中用来存 的程序掩膜式单译码结

简单4×4位MOS管的结构电路及位位位位位位位字0110字0101字1010字0000•

作用于电• • •

•••字• •地址

码器

•位线

位线

••位线

位线复合译码结

单译码结构电PROM 编程行 熔位线

熔丝 为熔丝未断为“

二极管破坏型 电EPROM(多次性编程SiO

__++++ P

浮动DG

G栅极S源极D漏极紫外线全部擦

S与D不导通为“0” S与D导通为“1”EEPROM(多次性编程电可擦 局部擦 全部擦FlashMemory(快擦 器 价格便成度 E2PROM快RAM功能 位扩展（增 字长

10根地址用2片1K×4 组成1K×8位 8根数据字扩展（增 字的数量

11根地址用2片1K×8 组成2K×8位

8根数据111K81K8

1K1K8

字、位扩用8片1K×4 组成4K×8位 12根地址

8根数据

CPU的连 CPU的连(6)其他时序 1K×4位，4K×8位，8K×8位 2K×8位，4K×8位，8K×8位画出CPU 器的连接图。主存地址空间分配6000H～67FFH为系统程序6800H～6BFFH为用户程序例 解写出对应的二进制地

1片2K×8A15A14A13 A11

…011 000 000 000…011 0111111 111…011 100 000 000…011 101 111 111

2K×8确 的数量及类

2片1K×4分配地A15 A13A12A11

…0 100…0 1 0…0 1 1…0 1 1CB

00000 0001 111 1110 000 0001 111 111

1片2K×81K×4A10~ 2K8位ROM的地址A9~ 1K4位RAM的地址例4.1CPU 器的连接

…………

& & BA …………

…

…

1K×4…例 假设同前，要求最小8K为系统程序区，相邻为用户程序区，最大4K为系统程序工作

18K×815() 12对 的二进制地7

…码00 000 0000000…000 1111111 111…001 0000000 000…001 1111111 111…010 000 0000000…010 1111111 111

2片8K×8 假设同前，要求最小8K为系统程序区，相邻 AA

大为

4K×8 …111 000 0000000…111 1111111 111

例4.2CPU 器的连接&&

……

……

B ……

…

…

…4.3CPU20根地址线，8根数据线。IO/M作访存控制信号。RD为读命令，WR为写命令。现2764EPROM8K8外特性如下A12… …

138译及其他门电路（门电路自定）CPU2764F0000H~FFFFFH并写出2764的地址范围。A19A18A17 A15A14A13 …111 000 0……… …………111 000 1……… …………111 001 0…… …………111 001 1…… …………111 111 1……… 216/

………怎样形成片选 4.4CPU20根地址线，16根数据线。IO/M作访存控制信号。RDWR为写命令。CPU通过BHE和A0数据传送00传送16位D15~D0（字01传送D15~D8（奇字节10传送D7~D0（偶字节11无操①CPU②CPU按字节访存时需分奇偶体，且最大64KB为系统程序区，写出每 对应的二进制地址③画出CPU 的连接图 偶地址（低位体 …………… D…D64K832K832K16

64K832K832K×16A19A18A17

A15A14A13

111 000 0…… ……………111 111 1…… …………111 000 0……… …………111 111 1……… ………

(A)数据传送00传送16位D15~D0（字01传送D15~D8（奇字节10传送D7~D0（偶字节11无操 的连接IO/…………

……… …

………六 器的校1码距任意两组合法代码二进制位最少差异编码的纠错、检错能力与编码的码距有关 1=D+C(D≥CL 编码的最小距D 检测错误的位C 纠正错误的位

L=一位纠错能BCD000 000 001 001 010 010 011 011 100 100 101101110码距为无检错纠

距为2000 001 01 010码距为2，只能检测一位出错，不能纠③码距为3，合法码0111 1011 1100 11112。节加个验使编码1到于 器ASCII码送程的。偶

“1”的个数为偶数。奇011001110偶01100奇011001110偶011001111奇偶校验设置及校验电 验 验错 错C D5 D73明码的组成海明码的三要海明码的组成需增添2k≥nk1（发现并纠正一位出错检测位的2ii0、1、2、3检测位的检测位放2i-1的位C1C2D1C4D2D3D4C8D5D6D7D8D9 D10D11C16… 2 2

444

8

16C1检测g1小组包含第…检测g小组包含2，3，6，7，10，1… C检测g小组包4，5，6，7，12，1 C检测g小组包含8，9，10,11，12，13，14，15，24 C1=

H7

D7C2=

H7

D7

H7

D9例4.5求0101偶校置的海解：n2knkk海明码排序如下名123045160713

01 按配奇原则配置0011的海明解：∵n= 根据2k≥n+k+k二进制序

名

1

C1=C2=C4=

7= 7= 7=0011的海明码 如增添3位（k=3）新的检测位为P4P2P1以k3为例，Pi的取值P1= P2= P4= 对于不出错时P1=0，P20，P4=0当 明码出①P1P2P4中有一个不为0，对Ci出错，可不P1P2P4中有两个或两个以上不为0，则信息位出海明码位号由P4P2P1对应的二进制数决若P4P2P1＝101，则H5即D2出错，将其取反即可思考：对于奇校验置的海明码不出错时Pi 如何纠错 已知接收到的海明码（置）试问要求传送的信息是什么解：纠错P1= P2= P4=

7 无67 667= 6∴P4P2P1=故要求传送的信息为01010101101的纠P4= P2= P1=

7= 7= 7=P4P2P1 4位错，可不8位信息位时的海H1H2H3H4H5H6H7H8H9H10H11C1C2D1C4D2D3D4C8D5 222244444

全为 无有两个或两个以上不为

= ===

Di0111→H7→1010→H10→H1H2H3H4H5H6H7H8H9H10H11C1C2D1

D2D3 D5

D8 C1=D1C2=

C4= C8=

C13=

D2

全为 无

有不为 两位出 全为 P1P2P4P8有一个不为 C1C2C4C8有一个出 有两个或两个以上不为 Di出出错位的海明码位号海明 校验过出数据输nf数据输入ff f 七、提高访存速度的采用高速器采用层次结构 主调整主存结一、双口器译码及地址线和数据线，通常作为双口RAM或指双 器结二、单体多字系

增 器的带WWWWWWWWW体地址交地

并行工 01

1010………… 1010…………

10…… 10……

01……01……译体体内体交体体内地体01……701……701……7001……701……701……701……7

0000 0000…0011 0100…0111 1000…1011 1100…1111低位交

轮流编地 0…4………

1…5………

2…6………

37译体内体内地体低位交 轮流编体体体内01……701……701……701……701……701……701……7

0000 000000010000100010010001000110011……1110111011111111 低位交叉的在不改变存取周期的前提下，增 器的带时启 0启 体启 2启

器控制部件（简称存控严重影响CPU

来自各个

主脉发生存发生 触发*高性①同步RAM（SynchronousRAM，简称而且在单元的控制上也有着相当大的区别✤异步DRAM同处理器和的时钟并没有什么关系，组只能按照DRAM内存的时序要求“”的操作DRAM控制引✤SDRAM因为要同CPU和组共享时钟，所以组可以SDRAM从发展到现在已经经历了四代，分别是第一代SDRSDRAM第二代DDRSDRAM第四代DDR3

最多10个计算刀片96GBDDRIII800/1066/1333RAMBUSDRAM（简称的RAMBUS公司开 非主采用串行的数据传输无法保证与原有的制造工艺相兼 在大量的DRAM中包括了一小部分的静态微处理器到。如果数据不在SRAM中，其可以在35纳秒内从EDRAM的DRAM部分到SRAM保存1M×4如果连续的地址高11位相同，意味着属于同一行地址那么连续变动的9位列地址就会使SRAM中相应这称为猝发另外两个✤在SRAM读出期间可同时对DRAM✤ 一、概

高速缓 CPU

CPU和主存（DRAM）的速度 容量速度

容量速度程 的局部性原

程序对 空间 中，80%局限 空间中20%的区域，而另外20% 则分 空间其余80%的区域中

空间、时80--程 的局部性原最典型的例子是循环程序要被多次重复Cache的工作原主存和缓存的编

行或主存和缓存按 块的大小相 B为块 中缓存共C块主存共有M

M>>块命 主存块调入存主存块与缓存块建立了对应关标记与某缓存块建立了对应主存块块未命

主存块与缓存块未建立对应系 中CPU欲 与Cache的容量与块长有关 中率与cacheHC块长 的关系1一般每块可48

块长取一个存取周期内从主存调出的信IBM主存结

16体交4体交

块长取16 块长取4 （64位×4=256位等 时

ta=htc+(1-效e=tc100% htc+(1-Cache地址总CPU变换机

主存地块 块内地存替 存

替换机

可装进

命中主存装入直接通

Cache 块

块内数据总

Cache开开CPUCPU发 地 命中

YCache主取出信息送取出信息送

结结 Cache和主存的一致写操作方法（分命中和不命中两种情况①写直达 也叫通过式写或通过式存，每次Cache时同时写主存②写回法每次写Cache中某一块时，暂不写主存，直至③按写分配法写Cache不命中时，写主存中相应的块调入Cache将主存中的相应块调入CacheCache的改Cache的级数Cache统一缓存和分开缓指令 数据与主存结构有与指令执行的控制方式有 是否流

8KCache三、Cache——主存的地址映直接映i=jmod

t位 字块字块字块字块…字块字块2c…字块字块…字块标标标*==命

≠≠ 主存地区不命

内地内地字块地块标

比较比较器（t位c bm 每个缓存i可以主存对应每个主存块j只能一个缓存对应标标字块字块…字块字块字块…字块字块…字块

t位

…*1 …≠比≠比较器（t位有效位

主存地

标

内地字块地块标是不命命

t c bm0C间接 块6，。数区量K，主存地址为3。存址何分访过。32-12-2-

Memory Byte

Index

Block

Lines(块 =

问题：Cache有③少行？容量多大

④

数据占64KB72.5KB全相联 字字块…字块…字块标字块标字块…标字块主存字字块内主存字块标m 任一可以映中的任一块内地块块内地块不相块失 比块0相联查„

cache地主存块号标 cache块Cache容量很大时 表也很大，查表速度很难提为加快速度，将每个Cache组相联映组01 号

字块字块…字块2q字块字块2q字块字块…字块2q字块字块2q+…字块…字块标标标标…………标标ⅠⅡ主存字块主存字块组地字块内s=m-q qmb i=jmod 直接映 全相联映某一主存块j按模 到缓存的第i组中的任一9 ×C4×，。设计直 方式的主存地址格

）设计全相 方式的主存地址格=128K3）设计二路组相 方式的主存地址格容×设组联 的存址式 （1）直 方式的主存地址格主存字块Cache字块内 设计全相 方式的主存地址格字字块内地主存字块标 设计二路组相 方式的主存地址格主存字块标字块内地 四路组相 方式的主存地址格主存字块标字块内 0 CKC织

，，，，号单元0（3若Cache的速度是主存的5主存字块标组地主存字块标组地字块内

按字节编 ，，，，号 是多少 1001013

Hctc(1Hc1Hc(1Hcm等 周 taHctc(1Hc加速速度提高的倍数为系统的ee Hctc(1Hc1 (1H)cctc★平 时间的另一种算发生缺失（Miss:要找的信息不在Cache中）时，从 失损(MissPenalty)taHctc(1Hc)（tmtc(1Hc三、替换算先进先出（FIFO）。近期最少使用法（LRU）最不经常用（LFU）替换掉Cache 次数最少的块（这种算法与LRU有点类似，但不完全相同。随机随机地从候选的cache行中选取一个淘汰与使用情况无关时间123456789块地121041342141***2*111**111111

*

1 11111111111*22**222444444*4400000333111*

* 总是把最久没被的块替换出去。

*

111111111111222222244444444000333111*

** 例：设有一道程序，有1至5共5个块，程序执行时的块地址流为采用FIFO算法，求缓存块数分别为3块和4块 中率时间23456789块流2341251234511212342341121234234512532534534112123123411121231234123412345234541234523 堆栈型替换算 块流 32322 32322

★ ★ ★★ ★★★★LRU是一种堆栈算法， 中率随组的增大而提高 种现象称为颠簸(Thrashing/ R。每组4行时，计数器有2未命中且该组未满时，新装入行计数器置为0，其余全加1 。 120212220212223202120203424343434011122305515 ★▲★▲★★例4-10假定计算机系统有一个容量为32Kx16位的主存，按 解 主存：32K字=215字=29块x26字/标志组块Cache：4K字=212字24x22x26行标志组块 4352/64=68，所 过程实际上是对前68块连 10次第4第15

第0 第1 第2 第344LRU算法;20.所以 h为(43520-68-加速比：tm/ta=tm/(tc+(1-h)tm)=10/(1+10x(1-h))=9.5虚 虚 什么是虚 容量非常大 器的逻辑模借助于磁盘等外部（辅助 器来扩大主存容以透明的方式给用户提一个比实际主存空间大得多的10

20 200 主辅主辅虚 技术的实虚拟(逻辑)空 虚拟(逻辑)空主存物理操操作系统用用户程序2片用户程序用户程序用户程序用户程序编程空

编程空

用户程序用户程序

用户程序 它们遵循的原则程序中最近常用的部分驻留在高速 器一旦这部分变得不常用了，把它们送回到低速 器力图 系统的性能接近高 器，价格接近低 操作系统中详细介基本思想

分页–（0.5KB2KB至64KB–每个进程也被划分成固定长的程序块（页、虚页、逻辑页–程序块可装 器中可用 块–无需用连续页–操作系统为每个进程生成一个–通过页表(pagetable)实现逻辑地址向物理地址（Address 0页0123主0页0123112233用户页 逻辑地址（Logical–程序中的指令所用的地址，也称为虚拟物理地址（physical或Memory–存放指令或数据的实际内存地址，也称为实地址、主存地主存-磁盘层和CPU（Cache）和主存层次相页大小比Cache中Block大得多bb逻辑地物理通过软件来处理“缺页采用WriteBack页表中的修改位用来表示相应的实页是否被修全相联映象的地址变换方法（页表法 表法页表2Nv’NN1多用户用户虚页号某道程序的地X用户标志 用户虚页号X

多用户虚1U转换成1U转换成基号

页表基址0

+实页号页内

x x到N-

主存地址寄存

全相联映象的地址变换方法（页表法 表法表 （相 器）来存 表，从而加快查表的速 中占有一行，因 表的行数 字数）是主存的实页多用户虚页修改实页其他标’相联器（AM——Associative又称为按内容相联器除具备一般器的读写功能外，还能实现对存储器中所有字的并行查找操作。相联器AM中有一个比较寄存器C，用来存放待查找的一个字的内容，AM中还有一个寄存器M，用来存放一个字的内容，字用来掉器的所有字进行并行查找，因此，查找的速度比随机存储器（RAM）快得多，是一般RAM的10倍。相联器的缺点就是造价太高，因此，只适用于容量需求较小的情况b某用b查不到比页面失

主存 2nv基号+用户虚页号实页 其他信提高虚 器等效访存速度的措 快慢快表是慢表的一个部分副本，存放一段时间内要经常的页表的字。快表按表的方式组织，存放在相联器中 实际上，快表与慢表也构成了由两 器组成的为地址变换服务 也用LRU算法作为替换算虚地址

页内偏移用户号页内偏移用户号1…实页实页号页内偏移装入多用装入多用户虚页 实页 11慢按地 的

快按内 的相 CPU访存缺页处随机替CPU访存过CPUCPU

三种不同缺失的组合有几 可能，TLB缺失但页表可能命中，信息在主存，但可能不在 可能，TLB缺失页表可能缺失，信息不在主存，一定也不在 不可能，页表缺失，说明信息不在主存，TLB中一定没有该页表 不可能，页表缺失，说明信息不在主存，Cache中一定也没有该信 以上组合中，最好的情况是什么？hit、hit、miss和miss、hit、hit 和最好之间的是什么？miss、hit、miss

不 磁盘、但访存至少2例：假定一个计算机系统中有一个TLB和一个L1d 联，共有16个页表项；L1d 16行。在系统运行到某一时刻时，TLB、页表和L1d TLB（四路组相联）：四组、16

页框效位标记页框效位标记页框效

标记页框效––01–011–0–0–0–0–0–0–0–011–0123部分页表：（开始16项虚页号页框号有效11111–01–01111–01–011

L1 ache：直 ，共16行，块大小为行索引标 有效位字节 字节 字节 字节110––––10––––11–0––––110––––1–0––––110–––– 请回答下T物理地址中哪几位表示物理页号？哪几位表示页内偏移主存（物理）地址如何划分成标记字段、行索 解：（1）虚拟地址16 页大小为虚页虚页页内TLB标记TLB组号页内实页页内实页页内主存标Cache块内块内Cache块号块内Cache块号067AH=000001100111虚页虚页页内TLB标记 TLB组号 页内组号标记页框效位标记页框效位标记页框号有效位标记页框效

TLB缺失，需 主存中的慢11111111–01–01111–01–011

000001100111页内页内实页物理地址：11001111块内块内Cache主存标记物理地址：11001111块内Cache块号块内Cache块号物理页号物理地址：110011110110––––2130–0110––––2130––––41516–0––––718190––––A1B–0––––C1D1E1F0––––命标记

4.4.2辅助 特 不直接与CPU交换信磁表 器的技术指记录度量

道密度Dt C=n×k×s盘面 磁道数/ 代码数/平均寻址时

辅存的速

寻址时磁头读写时数据传输

Dr=D×记录密

介质误码率二、磁记录原理和

写线 铁磁

写线 软磁材I 局部磁化单元载磁

局部磁化单

硬磁写入 写入磁记录原读铁磁磁NSS铁磁磁NSSN运动方向s运动向seett 读出磁表 器的记录方位周T数据序 归零不归零改进不归调相调频改进调频倍密度记录

评价记录方式的主要编码效率、自同步能力、检读分辨力、信息相关性、 编码效自同步R0。011000110010磁通变同步脉读出代三、硬磁 硬磁 器的类固定磁头和移动磁固定盘和可换

温彻斯 硬磁 器结主 定位驱 数据控磁 主轴磁读写定位

音电

磁盘控接受主机发 令，转换成磁盘驱动器的控制命实现主机和驱动器之间的数据格式转控制磁盘驱动器读磁盘控制主机与磁盘驱动器之间的盘由硬质铝合金材料

对主过总线 统总 目前600MB以上的驱动器几乎都是SCSI与驱动器界 软

最多为SCSI总线数据的位SCSI设备SCSI硬盘、CD-ROM、CD刻盘机、扫描仪等每个SCSI设备有一个唯一的ID，从0开始每个SCSI设备有两个插口，一个用 主主硬磁盘的磁道记录格式（定长台磁道盘台磁道盘面扇段柱柱面四、磁盘1.设置磁盘Cache的意磁盘驱动器的存取时间ms 寻道时间的平

值为15000磁道/ 400扇区/ 512B/扇平均寻道时间 总容设置磁盘Cache目 平均寻道时间6ms 转速10000转/分从磁道到磁盘控制器的平 传输速率为 容量1MB～几个MB工作原，Cache通常足够大，可放入整个策略：磁头一到达所需磁道上方就开始传输此五、循环冗 （CRC码 CRC码的编码方②将M(x)左移k位，得Dn-1Dn-M(x)xk+上述