半导体工艺要点

1、什么是集成电路

半导体工艺要点

(完整)半导体工艺要点(精)“集成”在一块半导体单晶片〔如硅或砷化镓〕上，封装在一个外壳内，执行特定电路或系统功能2、集成电路设计与制造的主要流程框架设计-掩模板-芯片制造—芯片功能检测—封装—测试3、集成电路进展的特点特征尺寸越来越小硅圆片尺寸越来越大芯片集成度越来越大时钟速度越来越高电源电压/单位功耗越来越低布线层数/I/04、摩尔定律4〔多晶硅栅长)缩小2倍，这就是摩尔定5、集成电路分类6、半导体公司中芯国际集成电路制造〔SMIC〕上海华虹〔集团〕上海先进半导体制造台积电〔上海〕上海宏力半导体制造 TI美国德州仪器7、直拉法生长单晶硅直拉法法是在盛有熔硅或锗的坩埚内，引入籽晶作为非均匀晶核，然后把握温度场，将籽晶旋转并缓慢向上提拉，晶体便在籽晶下按籽晶的方向长大。1。籽晶熔接：加大加热功率，使多晶硅完全熔化,并挥发确定时间后，将籽晶下降与液面接近,使籽晶预热几分钟,俗称“烤晶“，以除去外表挥发性杂质同时可削减热冲击2.引晶和缩颈：当温度稳定时，可将籽晶与熔体接触。此时要把握好温度，当籽晶与熔体液面接触,浸润良在引晶后略为降低温度，提高拉速，拉一段直径比籽晶细的局部。其目的是排解接触不良引起的多晶和尽量20mm(完整)半导体工艺要点(精)3判别晶体是否是单晶，否则要将其熔掉重引晶.单晶体外形上的特征—棱的消灭可帮助我们判别,<111>方向应有对称三条棱,<100〉方向有对称的四条棱.4。等径生长：当晶体直径到达所需尺寸后，提高拉速，使晶体直径不再增大，称为收肩。收肩后保持晶体直径不变，就是等径生长.此时要严格把握温度和拉速不变。5.8、直拉法的两个主要参数：拉伸速率，晶体旋转速率 悬浮区熔法倒角是使晶圆边缘圆滑的机械工艺9、外延层的作用EpitaxyPurpose1、Barrierlayerforbipolartransistor2、Reducecollectorresistancewhilekeephighbreakdownvoltage.3、ImprovedeviceperformanceforCMOSandDRAMbecausemuchloweroxygen，4、carbonconcentrationthanthewafercrystalEpitaxyapplication,bipolartransistorEpitaxyapplication,CMOS10、气相外延(CVD)：在气相状态下，将半导体材料淀积在单晶片上，使它沿着单晶片的结晶轴方向生长出一层(完整)半导体工艺要点(精)厚度和电阻率符合要求的单晶层,这一工艺称为气相外延液相外延(LCD是将溶质放入溶剂,GaAsGaAsGaAs金属有机物气相沉积〔MOCVD〕:承受Ⅱ族，Ⅲ族元素的有机化合物和Ⅴ族,Ⅵ族元素的氢化物作为晶体生长的源材料,以热分解的方式在衬底上进展外延生长的方法分子束外延〔MBE〕:在超高真空条件下，用分子束输运生长源进展外延生长的方法化学束外延〔CBE〕:用气态源进展MBE蒸发〔evaporation〕:在真空中，通过加热使金属、合金或化合物蒸发,然后分散在器件外表上的方法溅射〔Sputtering〕:利用高速正离子轰击靶材(阴极沉积的过硅外延生长1。外延不同的分类方法以及每种分类所包括的种类按外延层性质:同质外延，异质外延按电阻率：正外延，反外延按生长方法：直接外延，间接外延按相变过程：气相，液相,固相外延2.硅气相外延分类，硅气相外延原料SiH4，SiH2CL〔直接分解〕SiHCL3,SiCL4，H2(氢复原法〕3SiCL4根本原理：SiCL4+2H2===Si+4HCLSiCL4在电阻率极低的衬底上生长一层高电阻率外延层，器件制做在外延层上，高电阻的外延层保证管子有高的击穿电压,低电阻率的衬底又降低了基片的电阻,降低了饱和压降，4.硅的异质外延有哪两种在蓝宝石，尖晶石衬底上的SOS〔SiliconOnSapphire，SiliconOnSpinel〕外延生长在绝缘衬底上进展的SOI〔SiliconOnInsulator)外延生长什么是同质外延，异质外延，直接外延，间接外延同质外延；衬底与外延层是同种材料异质外延；衬底与外延层是不同材料直接外延;用物理方法〔加热，电场,离子轰击〕将生长材料沉淀到衬底外表间接外延；用化学反响在衬底上沉淀外延层6。什么是自掺杂?外掺杂？抑制自掺杂的途径有哪些自掺杂:在外延生长过程中，衬底中的杂质进入气相中,再次掺入外延层的现象外掺杂：杂质不是来源于衬底，由人为把握的掺杂方式途径；削减杂质从衬底溢出承受减压生长技术外延的定义Sio2sio2si液相外延是将溶质放入溶剂，并在确定温度下成为均匀溶液，然后使溶液在衬底上渐渐冷却，当超过饱和点后，便有固体析出，而进展晶体生长。以GaAs为例，是以GaAsGaAs介电强度衡量材料耐压力气大小的，单位是V/cm,表示单位厚度的SiO2K，低K(完整)半导体工艺要点(精)K:MOS1、减小电容器的体积和重量2、增大电荷容量提高电学性能K:器件和衬底间的寄生电容要小SiO2集中，离子注入的〔有时与光刻胶、Si3N4〕掩蔽层〔阻挡,屏蔽层不准确〕器件外表保护和钝化层3。MOS4.电容介质5。器件隔离用的绝缘层6。多层布线间的绝缘层GateoxideandcapacitordielectricinMOSdevicesIsolationofindividualdevices(STI)MaskingagainstimplantationanddiffusionPassivationofsiliconsurfacePNSiO2寄生电容小STI(ShallowTrenchIsolation)热氧化分为干氧氧化、湿氧氧化、水气氧化以及掺氯氧化、氢氧合成等(完整)半导体工艺要点(精)热氧化化学反响虽然格外简洁，但氧化机理并非如此，由于一旦在硅外表有二氧化硅生成,它将阻挡O原子SiOSi界面进展反响而增厚的通过确定的理论分析可知，在初始阶段氧化层厚度(X〕与时间〔t〕是线性关系,而后变成抛物线关系。1000MOS无论是干氧或者湿氧工艺，二氧化硅的生长都要消耗硅，如以下图.硅消耗的厚度占氧化总厚度的0。44，1µm0。44µm〔干、湿氧化略有差异。快速退火技术(RTP〕RapidThermalProcessing优点：11000.44d

d SiOox 2Si 氧化

ox Si2。残留晶格缺陷少,均匀性和重复性好。4。设备简洁，本钱低.

(b)氧化后的硅片5.温度较高〔1200℃〕,升温速度较快〔75～200℃/sec)6。掺杂物的集中最小化快速加热工艺主要是用在离子注入后的退火，目的是消退由于注入带来的晶格损伤和缺陷3nm退火〔Annealing〕实际上这个工艺主要是针对离子注入的原理：利用热能ThermalEnergy原子及缺陷在物体内的振动及集中，使得原子的排列得以重整离子注入过程是一个非平衡过程,高能离子进入靶后不断与原子核及其核外电子碰撞，逐步损失能量，最终停下来。停下来的位置是随机的,一局部不在晶格上，因而没有电活性，需要退火激活不在晶格位置而在晶格间隙的杂质离子；同时修复晶格注入损伤主要的退火制程有：1。后离子注入〔PostIonn2。金属硅化物〔Silicide〕的退火。主要硅化金属材料有：WSix，TiSi2〔用于Salicide制程，MoSi2,CoSi2等。(完整)半导体工艺要点(精)10％。3.BPSG——硼磷硅玻璃(BorophosphosilicateGlass)二氧化硅原有的有序网络构造由于硼磷杂质(B2O3，P2O5〕的参与而变得疏松,在高温条件下某种程度上具有〔ReflowBPSG化，从而为光刻及后道工艺供给更大的工艺范围4。SOG〔Spin-OnGlass)旋涂式玻璃1。局部氧化隔离法隔离〔LOCOS----localoxidationofsilicon)0.25mSi3N4而使得被氮化硅掩盖的硅层在氧化过程中极难生成氧化物。氮化硅将作为氧化物阻挡层保持不变杂质在氮化硅中的集中系数小于在二氧化硅中的衬垫氧化层的作用缓冲氮化硅的高应力张力预防应力产生硅的缺陷鸟嘴效应对工艺的影响二氧化硅内部的横向集中引起的在氮化硅层下生长鸟嘴”区属于无用的过渡区，既不能作为隔离区，也不能作为器件区，铺张很多硅外表区域，这对提高集成电路中的集成度极其不利局域氧化层的高度对后道工艺中的平坦化也不利,影响光刻制程和薄膜沉积抑制鸟嘴效应,PBL〔polybufferedLOCOS)制程。(完整)半导体工艺要点(精)使用一层多晶硅〔500A〕来缓冲氮化硅的应力，这样,衬垫氧化层的厚度就能从大约500Ａ减小到100A，这样就可以大大削减氧化物的侵入。2。浅沟槽隔离〔STI----Shallowtrenchisolation)浅沟槽隔离(STI〕是一种全的器件隔离方法，它可以在全平坦化的条件下使“鸟嘴“区宽度接近于零，目0.25mSTISTI：使用高密度電漿CVDUSG〔Un-dopedSilicateGlass〕非掺杂硅〔酸盐〕玻璃,减小了横向集中掺杂工艺：热集中法掺杂〔diffusion〕离子注入法掺杂(ionimplant)横向集中直接影响了结电容，当使用较小的图形尺寸时，集中掺杂会造成相邻接面短路热集中通常分三个步骤进展：1〔predeposition)也称预集中目的是为了把握杂质总量,即形成一层较薄但具有较高浓度的杂质层2〔drivein)也称主集中，或叫再分布目的为了把握外表浓度和集中深度3〔activation〕略微上升温度，使杂质原子与晶格中的硅原子键合.此过程激活了杂质原子,转变了硅的电导率集中参数测量主要指集中薄层电阻、集中结深的测量集中薄层电阻，又称方块电阻，数值反响出硅中所掺杂质总量方块电阻定义:假设集中薄层为一正方形,其长度〔边长〕都等于L,厚度就是集中薄层的深度〔结深)，在W/□R＝ρL/SRS=ρL/Lxj=ρ/xjpn)xj薄层电阻的大小直接反映了集中入硅内部的净杂质总量，方块电阻越小，掺杂的杂质总量越大;方块电阻越大，掺杂的(完整)半导体工艺要点(精)杂质总量越小q电荷，m载流子迁移率，n载流子浓度，Q：从外表到结边界这一方块薄层中，单位面积上杂质总量假定杂质全部电离，载流子浓度=杂质浓度n=N 则：Rs〔sheetResistance〕,结深的计算1NB2Ns3t4D在集成电路中金属薄膜主要用于1。欧姆接触〔OhmicContact〕2。肖特基接触(SchottkyBarrierContact〕3。低阻栅电极〔GateElectrode〕4。器件间互联(interconnect〕接触孔〔contact〕:指硅芯片内的器件与第一层金属层之间在硅外表的连接互连线(interconnect：由导电材料，如铝，多晶硅或铜〕通孔〔via：通过各种介质层从某一金属层到相邻的另一金属层形成电通路的开口“填充薄膜”:是指用金属薄膜填充通孔,以便在两金属层之间形成电连接。层间介质〔ILD：InnerLayer Dielectric：是绝缘材料,它分别了金属之间的电连接。ILD一旦被淀积，(完整)半导体工艺要点(精)便被光刻刻蚀成图形，以便为各金属层之间形成通路。用金属〔通常是钨W〕填充通孔，形成通孔填充薄膜金属层和硅衬底的接触，既可以形成整流接触，也可以形成欧姆接触,主要取决于半导体的掺杂浓度及金－半接触的势垒高度金属/半导体的两种接触类型:OhmicContactV—ISchottkyContact：相当于抱负的二极管;轻掺杂金属和硅接触的问题1。尖峰现象”spiking”problemsAlAlAl解决方法Al1-2％Si利用集中阻挡层〔DiffusionBarrier，常用集中阻挡层:TiN，TiW,较好的方法是承受阻挡层,TiTiSi2,TiN可作为阻挡层2当直流电流流过金属薄膜时，导电电子与金属离子将发生动量交换，使金属离子沿电子流的方向迁移，这种现象称为金属电迁移后果：电迁移会使金属离子在阳极端积存，形成小丘或晶须，造成电极间短路，在阴极端由于金属空位的积聚而形成空洞，导致电路开路解决方法：Al-CuAl—Si-Cu〔1.2～22~4％)合金。AlAl优化幅员设计,降低电流密度由于ULSI组件密度的增加，互连电阻和寄生电容也会随之增加，从而降低了信号的传播速度。减小互连电阻可通过用铜取代铝作为根本的导电金属而实现。对于亚微米的线宽，需要低 K值层间介质(ILD)。通过降低介电常数来削减寄生电容IC1。电阻率的减小:互连金属线的电阻率减小可以削减信号的延迟,增加芯片速度.功耗的削减：减小了电阻,降低了功耗。3。更高的集成密度：更窄的线宽，允许更高密度的电路集成,这意味着需要更少的金属层.(完整)半导体工艺要点(精)4.良好的抗电迁移性能:铜不需要考虑电迁徒问题。520％to30％的潜力用铜作为半导体互连主要涉及三个方面的挑战1。铜快速集中进氧化硅和硅，一旦进入器件的有源区,将会损坏器件.2。应用常规的等离子体刻蚀工艺，铜不能简洁形成图形。干法刻蚀铜时，在它的化学反响期间不产生挥发性的副产物，而这对于经济的干法刻蚀是必不行少的。3.低温下〔＜200℃)空气中，铜很快被氧化,而且不会形成保护层阻挡铜进一步氧化PolycideSalicideSilicideSilicide就是金属硅化物，硅化物是一种具有热稳定性的金属化合物,并且在硅/难熔金属的分界面具有低的电阻率.在硅片制造业中，难熔金属硅化物是格外重要的，由于为了提高芯片性能，需要减小很多源漏和栅区硅接触的电阻。在铝互连技术中，钛和钴是用于接触的一般难熔金属.polycideSalicidePolycidesilicidepolysi优点在于：低的电阻，热稳定性好,好的化学稳定性,能与硅形成均匀全都的界面。实现：多晶硅的沉积和掺杂，PVDCVD金属硅化物沉积,PVDCVD3。热退火。栅掩模光刻RIE6。S/DSalicide〔SelfAlignedSilicide〕是自对准硅化物的简称。/漏和第一金属层之间电接触的面积是很小的。这个小的接触面积将导致接触电阻增加。一个可供给稳定接触构造、减小源/漏区接触电阻的工艺被称为自对准硅化物技术。它能很好地与露出的源、漏以及多晶硅栅的硅对准.很多芯片的性能问题取决于自对准硅化物的形成Salicide:它的生成比较简洁，先是完成栅刻蚀及源漏注入以后,以溅射的方式在POLY上淀积一层金属层〔一般为TiCo或Ni〕,然后进展第一次快速升温退火处理(RTA形成金属硅化物.依据退火温度设定，使得其他绝缘层〔Nitride或Oxide〕上的淀积金属不能跟绝缘层反响产生不期望的硅化物，因此是一种自对准的过程〔doesnotrequirelithographicpatterningprocesses).然后再用一种选择性强的湿法刻蚀〔NH4OH/H2O2/H20或H2SO4/H2O2的混合液〕去除不需要的金属淀积层,salicide。(完整)半导体工艺要点(精)优点在于：1.自对准。2.s/d区寄生电阻大大削减3.栅层互联电阻削减,很好的界面，适合应用于短沟道器件。实现过程：绝缘介质沉积,RIES/D磁控溅镀一层金属在整个晶片的外表5。低温快速热退火，使淀积的金属膜与源漏极的硅和栅极的多晶硅反响,而形成金属硅化物6。未参与反响的金属用湿法刻蚀加以去除。7.高温快速热退火,形成高电导的金属硅化区polycide:降低栅极电阻salicide：既能降低栅极电阻，又能降低源漏电阻CuR1。7μΩ/cm3.1μΩ/cm铜连线的寄生电容比铝连线小铜比铝有更低耐电迁移性能，能承受更高的温度IC铜连线的双镶嵌(dualdamascene)ICIC2030%的工序,特别是省略了腐蚀铝等难度较大的瓶颈工序铜互连所面临的问题1－Cu－CuSiO2SiO22CuCMPCu3Cu在空气和低温下〈200℃〕易氧化，不能形成保护层来阻挡自身的进一步被氧化和腐蚀电镀是完成铜互连线〔Cu〕的主要工艺局部平坦化的特点是在确定范围的硅片外表上实现平坦化，主要技术为旋涂玻璃〔SOG〕法.SOG是一种相当SiO2化学机械抛光法〔CMP—Chemical-MechanicalPolishing)，是一种全面平坦化的技术Cu的双大马士革工艺流程(Dual damascene)Cu(完整)半导体工艺要点(精)1、氮化硅或二氧化硅淀积2、通孔光刻3、局部通孔光刻4、沟槽光刻5、籽晶沉淀6、Cu8、CuCMP半导体薄膜：Si，GaAs介质薄膜：SiO2,BPSG，Si3N4,金属薄膜:Al，Cu对薄膜的要求1、Uniformthicknessacrosswafer,andwaferto-wafer。每一硅片和硅片之间均匀性好2、Desiredcomposition，lowcontaminates,goodelectricalandmechanicalproperties。组分正确，沾污少，电机械性能好Goodstepcoverage(“conformalcoverage”)台阶掩盖性好Goodfillingofspaces.填充性好Planarizedfilms.平坦性好可以用深宽比来描述一个小间隙(如槽或孔〕深宽比定义为间隙的深度和宽度的比值高深宽比间隙难淀积均匀厚度的膜APCVD(完整)半导体工艺要点(精)LPCVDPCVDPECVD：Plasma-enhancedCVD等离子体增加化学气相淀积(PECVD)是指承受高频等离子体驱动的一种气相淀积技术,是一种射频辉光放电的物理过程和化学反响相结合的技术。该气相淀积的方法可以在格外低的衬底温度下淀积薄膜，例如在铝〔ALSi02PECVDPEVCDPECVDSiO2Si3N4等介电质薄膜(完整)半导体工艺要点(精)CVD过程中使用等离子体的好处更低的工艺温度(250–450℃；应用范围广对高的深宽比间隙有好的填充力气〔用高密度等离子体〕;淀积的膜对硅片有优良的黏附力气；高的淀积速率；5。少的针孔和空洞，由于有高的膜密度；SiO2的方法硅烷法和TEOS1、硅烷法：硅烷和氧反响2、TEOSTEOSSi(C2H5O〕4SiO2TEOSTEOSO2/O3SiO2。Si(OC2H5〕4+O2→SiO2+副产物,产物平坦度很好，600℃MOSMOSMOSMOS硅化钨熔点高，稳定性好,电阻率低，主要应用在改善金属铝与硅之间的欧姆接触，以及MOS器件栅极局部的金属层,为降低电阻率，需要经过退火处理。BPSGBP(完整)半导体工艺要点(精)B:降低回流温度 P：阻挡Na离子淀积金属技术：蒸发和溅射,溅射工艺主要用于溅射刻蚀和薄膜淀积两个方面通常可用光刻次数及所需掩模的个数来表示某生产工艺的难易程度光刻胶对大局部可见光敏感,对黄光不敏感。因此光刻通常在黄光室〔YellowRoom〕内进展掩模版上的图案转移到硅片外表的光刻胶上，以实现后续的有选择刻蚀或注入掺杂光刻把图形转移到光刻胶上，刻蚀在晶圆上形成电路图形光刻的要求〔1〕高区分率(2〕高灵敏度〔3〕周密的套刻对准〔4)大尺寸硅片上的加工(5〕低缺陷VLSI正胶：曝光前不行溶，曝光后可溶负胶：曝光前可溶，曝光后不行溶光刻胶由4〕感光剂，溶剂，添加剂〔减小反射之类的〕对负性胶，聚合物曝光后会由非聚合状态变为聚合状态。在大多数负性胶里面，聚合物是聚异戊二烯类型。是一种相互粘结的物质－－抗刻蚀的物质正性胶的根本聚合物是苯酚－甲醛聚合物，也称为苯酚－甲醛树脂光刻的根本步骤:1、气相成底膜处理增加涂胶的粘附性2、旋转涂胶(Spin-onPRg-t3、软烘(softbaking〕去除光刻胶中的溶剂4、对准和曝光〔Alignment)＆(Exposure〕5。曝光后烘烤〔PEB，PostExposureBaking〕目的：促进光刻胶的化学反响，提高光刻胶的粘附性并削减驻波6、显影〔Development〕显影液溶解局部光刻胶显影三个类型的问题：(完整)半导体工艺要点(精)7、坚膜烘焙〔Post－baking;硬烘HardBaking〕a。完全蒸发光刻胶中的溶剂b。坚膜保护下外表c.增加光刻胶和硅片外表的粘附性8、显影后检查由于曝光光源的不同，分为光学曝光,X射线曝光，电子束曝光和离子束曝光由于掩膜版的位置不同,又分为接触式曝光，接近式曝光和投影式曝光接触式曝光Contactprinting接近式曝光Proximityprinting投影式曝光projectionprinting(完整)半导体工艺要点(精)曝光光源一般要求：短波长〔波长越短,可曝光的特征尺寸越小〕高强 (为了保持适宜的曝光时间〕高稳定性投影式曝光分类扫描投影曝光〔ScanningProjectPrinting)步进重复投影曝光〔Stepping—repeatingProjectPrinting或Stepper步进扫描投影曝光〔Stepping–ScanningProjecPrinting〕UVDUV深紫外光影响曝光质量的一些因素1.光刻胶厚度的不均匀2。驻波效应〔standingwave):干预的一种效应(完整)半导体工艺要点(精)削减驻波效应的2个途径1、抗反射层〔AntiReflectionCoating，ARC〕2、曝光后烘烤〔PEB〕根本光学概念1、数值孔径〔NumericalApertureNA)光学系统的数值孔径描述透镜收集衍射光以及把它投影到硅片上的力气数值孔径越大，图像越清楚2、区分率-ResolutionR=Kλ/NA〔K〕提高区分率，减小最小线宽3DOF〔Depthoffocus〕焦深是焦点上面和下面的范围，在这个范围内图像连续的保持清楚，焦深应当穿越光刻胶的上下外表焦深的方程区分率和焦深是一对冲突，它们是对图像起关键作用的两个因素，NA越小，焦深越大,差的区分率区分率NA好特征尺寸〔CD—--criticaldimensions〕7、VLSI刻蚀偏差：薄膜图形和掩蔽膜图形之间的横向尺寸的差异保真度:横向速率越小，保真度越高，即掩膜版上的图形可以不失真的转移到硅片外表(完整)半导体工艺要点(精)选择比：不同材料之间的〔纵向)刻蚀速率之比均匀性刻蚀速率：常用埃/分钟表示，刻蚀窗口的深度称为台阶高度刻蚀剖面：指被刻蚀图形的侧壁外形.清洁度横向〔lateral)，纵向(vertical)两种刻蚀剖面：各向同性和各向异性刻蚀剖面各向同性刻蚀剖面：刻蚀只在垂直于硅片外表的方向进展，只有很少的横向刻蚀各向同性刻蚀〔Isotropicetch) 在全部方向刻蚀速率一样〔一般针对化学反响)各向异性刻蚀〔Anisotropicetch)在不同方向刻蚀速率不同。(一般针对物理刻蚀,如溅射等〕8、ULSI得到满足的剖面(desiredprofile)最小的过腐蚀〔undercut〕或偏差〔bias)选择性好(Selectivity)均匀性好，可重复性好〔Uniformandreproducible)对外表和电路损伤最小〔Minimaldamagetosurfaceandcircuit)干净、安全、经济〔Clean,safeandeconomical)要兼顾选择性和方向性,优化刻蚀工艺湿法刻蚀：这是各向同性的刻蚀方法，利用化学反响过程去除待刻蚀区域的薄膜材料干法刻蚀：利用等离子体与硅片发生物理或化学反响(或两种反响〕除去暴露的外表材料MOSSiO2+多晶硅＋金属硅化物大电流密度下，有显著的电迁移现象当直流电流流过金属薄膜时，导电电子与金属离子将发生动量交换，使金属离子沿电子流的方向迁移，这种现象称为金属电迁移电迁移会使金属离子在阳极端积存，形成小丘或晶须，造成电极间短路，在阴极端由于金属空位的积聚而形成空洞，导致电路开路NPN(完整)半导体工艺要点(精)外延层作用ftU