计算机组成原理试题集

第一章计算机系统概述一.填空题.冯.诺伊曼机的设计思想是O.在计算机术语中，将ALU控制器和存储器合在一起称为。.计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、级、级。.计算机的软件通常分为和两大类。.计算机系统中的存储器分为内存和。在CPU执行程序时必须将指令放存在 中。.用来管理计算机系统的资源并调度用户的作业程序的软件，负责将高级语言的源程序翻译成目标程序的软件称为。7,计算机存储器的最小单位为。1K容量的存储器能够存储个这样的基本单位。.将计算机中一部分软件永恒地存在只读存储器中称为。.完整的计算机系统应包括和。.汇编语言是一种面向机器的语言，对依赖性强，用汇编语言编制的程序的执行速度比高级语言。11,计算机的硬件包括运算器、控制器，存储器、和五部分.计算机硬件的技术指标主要包括、存储容量和。.输入输出设备和辅助存储器统称为。.常用的辅助存储设备包有和等。.计算机能够唯一执行的语言是。解答：1..综合应用题解答：.设计分析解答：第二章运算方法和运算器一.填空题.已知冈*卜=0100110,则冈底=,真值=.A的ASCII码为41H,如果用偶校验码校验，最高位为校验位，则编码为..在变形补码进行加减法运算时，若运算结果中两个符号位 ,表示发生了溢出。若结果的两个符号位为表示发生了正溢出。.已知［X］*=11011010,其中最高位为符号位,则［2X^=[(V2)X]^= .在单符号位进行加减法运算时，若,表示发生了溢出。.数的真值变成机器码可采用原码表示法，反码表示法，表示法，表示法。.机器字长为32位，定点表示时，数符1位，尾数31位。则：定点整数表示时，最大正数值=，最小负数值=O.若浮点数x的IEEE754标准存储格式为(41360000)16，其浮点数的卜进制数值为。.(20.59375)1。的IEEE754标准32位浮点数的十六进制存储格式为.(“2)io的IEEE754标准32位浮点数的十六进制存储格式为.(一4120R的IEEE754标准32位浮点数的十六进制存储格式为.将十六进制的IEEE754单精度浮点数存储格式42E48000转换成十进制数，其十进制数值为。.假设由S,E,M三个域组成的一个32位二进制字所表示的非规格化浮点数X,真值表示为：X=(-1)SX(1.M)X2E728它所表示的最大正数为、最小正数为。.假设山S,E,M三个域组成的一个32位二进制字所表示的非规格化浮点数x，真值表示为:x=(-1)sx(1.M)><2e—它所表示的最大负数为、最小负数为是多少。.设某机字长为8位(含一位符号位)，若冈*=11001001,则x所表示的十进制数的真值为，［(㈣x卜尸。.带符号位的编码方式中，零的表示唯一的有码和码。.机器数为补码表示，字长16位(含一位符号位)，用十六进制写出对应整数定点机的最大整数补码是，最小负数补码是。.在整数定点机中，采用1为符号位，若寄存器的内容为10000000。当它表示为原码是,其对应的真值为;当它表示为补码时，其对应的真值为.(答案均用十进制表示).一个浮点数，当其尾数右移时，欲使其值不变，阶码必须o尾数右移一位，阶码O.机器数字长为8位(含1位符号位)，当x=-127(十进制)时，冈*=冈移=O.机器数字长为8位（含1位符号位），若机器数为81H,当它表示原码时，等价的十进制整数为,当它表示为补码时等价的十进制整数为。.设机器代码为FCH,机器数为补码形式（1位符号位），则对应的十进制真值为（真值用十进制表示），其原码形式为（原码用十六进制表示）。.设x=—2的2,则冈朴=,［（］/2冈扑=.设x=-2幼2,贝叽一注卜=,［（皿冈*=.一个具有二级先行进位的32位ALU电路需要片74181芯片和片74182芯片。.原码的符号位为1,该数为负数。若补码的符号位为1,则该数为;若移码的符号位为1.则该数为。.若冈加=1.0000000,则x=,若冈林=10000000,则x=。.原码的移位规则是符号位不变，数值部分左移或右移，移出的空位填“0”。补码的移位规则是补码的左移时符号位不变，数值部分左移,最低位移出的空位填补码右移时符号位不变，数值部分右移，最高位移出的空位填29,补码的数值部分不变，符号取反，即得码，补码包括符号位在内各位取反末位加1得。30.x=+011,y=+110,求和［x—丫］秽=o解答：6.二.综合应用题.已知x=0.10011101,y=-0.1110,用不恢复余数阵列除法器计算x+y。.设某机字长为8位，给定十进制数：x=+49,y=-74o试按补码运算规则计算下列各题,并判断溢出情况。⑴冈补一[y]补 (2)[—x]h+[(1/2冈补.设x=-15,y=-13,输入数据用补码表示，用带求补器的补码阵列乘法器求出乘积xXy=?并用卜进制数乘法验证。.已知x=0.10011101,y=0.1：L10,用不恢复余数法求x+y(计算出商和余数)。.设x=+15,丫=-13,用带求补器的原码阵列乘法器求出两数的乘积xXy=?o并用十进制数乘法验证。.已知x=+0.10101,y=+0.11110,请用加减交替法求x+y(计算出商和余数，商值计算到小数点后面5位)。.设x=28°X0.11011011,y=2100X(—0.10101100),利用浮点数运算器的运算方法计算x+y。(提示：浮点运算器的运算步骤为0操作数的检查、比较阶码大小并完成对阶、尾数进行加或减运算、结果规格化并进行舍入处理。).已知x=0.10110,y=0.111,请用不恢复余数法计算［x+y］*i•(计算出商和余数，商值计算到小数点后面3位)。.知x=-0.01111,y=+0.11001,计算x+y,要写出详细过程步骤,如果有溢出，要进行溢出检测。.已知x=-0.01111,y=+0.11001,求：①冈补，［―x］补，M补，［―y］朴;②x+y,x-y,判断加减运算是否溢出。.设有两个十进制数：x=-0.875X21,v=0.625X22.(1)将x和y的尾数转化为二进制补码形式；(2)设阶码2位，阶符1位，数符1位，尾数3位。通过补码运算规则求出z=x-y的二进制浮点规格化结果。.有两个浮点数*=2"义51,"=22*S2,其中阶码用4位移码、尾数用8位原码表示(含1位符号位)。设jl=(ll)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2,求N1+N2，写出运算步骤及结果。.设两个浮点数刈=>*$1川2=>XS2,其中阶码3位(移码)，尾数4位，数符1位。设：jl=(-10)2,Si=(+0.1001)2j2=(+10)2,S2=(+0.1011)2求：MX*,写出运算步骤及结果，积的尾数占4位，按原码阵列乘法器计算步骤求尾数之积。.已知二进制数x=0.10110,y=-0.10011,设计算机字长为8位(其中1位符号位),试用双符号位的补码定点小数计算求x+y,x-y的值，并判断是否溢出。.已知x=0.1011,y=-0.1010,用原码一位乘法求xXy的值，要求写出计算机中的运算步骤。解答：三.设计分析L设计一个无符号位的二位二进制乘法器。可以任意选择若干一位二进制全加器和各种基本逻辑门电路。2.有若干74181和74182器件，可以任意选择以上两种器件设计以下两种方案的32位ALU（只需画出进位之间的联系），并比较两种方案的速度及集成电路片数。（1）采用单重分组（组内并行进位，组间串行进位）进位结构；（2）采用双重分组（二级先行进位）进位结构。解答：第三章内部存储器一.填空题.一个4路组相联Cache由64个行组成；主存储器包含4K个块，每块128个字。存储系统按字寻址。则内存地址需要（ ）位二进制数来表示、其中标记位有（ ）位。.在全相联映射方式中，主存的某一块可以拷贝到Cache中的（ ），Cache的命中率（ ）..存储器和CPU连接时，要完成地址总线的连接：（ ）总线的连接和（ ）控制的连接，方能正常工作。.主存储器容量通常以KB表示，其中K=:硬盘容量通常以GB表示,其中G=K。.主存储器的性能指标主要是（ ）、（ ）、存储周期和存储器带宽。.某存储器有4个模块，每个模块的容量为256Kx32位，存储周期为200ns，总线传送周期为50ns,一个存储周期读出4个字节，则数据总线有 条，现CPU要从此存储器TOC\o"1-5"\h\z中连续读取4个字，四个模块采用交叉方式需要时间为（ ）ns.某计算机的页式虚存管理中，采用长度为32字的页，内存中共有64个物理页，而逻辑页共有1024个，则虚拟地址共有（ ）位，物理地址共有（ ）位。.某存储器容量为32字，字长64位，模块数m=4,分别用顺序方式和交叉方式进行组织。存储周期T=200ns,数据总线宽度为64位，总线传送周期T=50ns。顺序存储器的带宽是（） ，交叉存储器的带宽是（ ） 。.主存与cache的地址映射有全相联映射，（ ）和（ ）三种方式。.一个组相联映射的Cache,有128个行，每组4块。主存共有16384个块，每块64个字，则主存地址共（ ）位，其中组地址应该为（ ）位。.广泛使用的（ ）和（ ）都是半导体随机读写存储器。前者的速度比后者快,但集成度不如后者高。.双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（）并行技术,后者采用（ ）并行技术。.对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即主存、（ ）和（ ）».高级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。举出两种高级DRAM芯片，它们是（ ）、（ ）».一个组相联映射的Cache,有128个行，每组4块。主存共有16384个块，每块64个字,

则主存地址共（）位，其中主存字块地址应为（则主存地址共（）位，其中主存字块地址应为（）位。.虚拟存储器分为页式、（ ）式、（ ）式三种。TOC\o"1-5"\h\z.反映主存速度指标的三个术语是存取时间、（ ）和（ ）«.某计算机字长32位，其存储容量为64MB,若按字编址，它的存储系统的地址线至少需要（ ）条。.CPU可以直接访问（ ）和Cache,但不能直接访问（ ）。.虚拟存储器系统中，CPU根据指令生成的地址是（ ），经过转换后的地址是（.存储器的容量单位中，1KB=（ ）B,1GB=（ ）Bo.一个四路组相联Cache共有64个块，主存共有8192块，则主存地址中标记为有（）位，组号（ ）位。.如果Cache有128个行，则直接映射方式下,主存的第i块映射到Cache的第（ ）行。.一个n路组相联映射Cache,Cache共有M个行。当n=l时，该Cache变成（ ）映射，当n=M是，该Cache又变成（ ）映射。.由1024X1024阵列构成1MX1位DRAM存储芯片的刷新周期为8ms，读写周期为1四。若采用集中式刷新需要（ ）巧进行正常读写操作，（ ）四进行刷新操作。.欲组成一个64Kxi6位的存储器，若选用32Kx8位的芯片，共需（ ）片，若选用16Kxi位的芯片，共需（ ）片。.写操作时，对Cache和主存单元同时修改的方法称为（ ），若每次只暂时写入Cache,直到替换时才写入主存的方法称为（ ）..虚拟存储器通常由主存和（ ）两级组成，为了要运行某个程序，必须把（）映射到主存的物理地址空间。.由16KB的Cache和16MB的内存构成的存储系统的存储容量为（ ） °.一个组相联映射的Cache,有.128个行，每组4块。主存共有16384个块，每块64个字，则主存地址中组地址应该为（ ）位，Cache地址共（ ）位。解答：&二.综合应用题设存储器的容量为32字，字长为64位，模块数m=4,分别利用顺序方式和交叉方式进行组织.存储周期T=200ns,数据总线宽度为64位，总线传送周期t=50ns,.问顺序存储器和交叉存储器的带宽各是多少？一个Cache由256行构成，主存包含4096个块，每块由256个字组成。访存地址为字地址。(1)求一个主存地址有多少位？一个cache地址有多少位？(2)在全相联映射方式设计主存地址格式(即主存地址分为几段，每段几位)。(3)在直接映射方式设计主存地址格式(即主存地址分为几段，每段几位)。(4)在4路组相联映射方式设计主存地址格式(即主存地址分为几段，每段几位)。一个组相联映象Cache由64行构成，每组包含4个行。主存包含4096个块，每块由128字组成。访存地址为字地址。(1)求一个主存地址有多少位？一个cache地址有多少位？(2)计算主存地址格式中，区号、组号、块号和块内地址字段的位数。CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次,已知cache存取周期为50ns,主存为250ns。求cache/主存系统的效率和平均访问时间。某计算机系统的内存系统由cache和主存构成，cache的存取周期为50ns,主存的存取周期为250ns。己知在一段给定的时间内，CPU共访问内存系统5000次，其中250次访问到主存。问cache的命中率是多少？CPU访问内存系统的平均时间是多少？cache一主存系统的访问效率是多少？.设有一个cache的容量为2k字，每行为16字，求：(1)该cache可容纳多少个行？(2)如果主存容量为256k字，则有多少个块？(3)主存的地址有多少位？Cache的地址有多少位？(4)在直接映射方式下，主存中的第i块映射到Cache中的哪一个行中？(5)进行地址映射时，存储器的地址分成哪几段？各段分别有多少位？.设存储器容量为64M字，字长为64位，模块数m=8,分别用顺序和交叉方式进行组织。存储周期T=100ns,数据总线宽度为64位，总线传送周期?=50ns。求：顺序存储器和交叉存储器的带宽各是多少？.设主存容量512KB,Cache容量4KB,每个块16个字，字长32位。Cache地址多少位？Cache共有多少行？(2)主存地址多少位？可容纳多少个块？(3)在直接地址映射方式下，主存的第几个块映射到Cache中的第5块(设起始块是第1块)。(4)画出直接映射方式下主存地址地段中各段的位数。.设主存容量512Kxi6位，Cache容量4096X16位，块长4个16位的字，访存地址为字地址O(1)直接映射方式下，设计主存的地址格式。(2)全相联映射方式下，设计主存的地址格式。(3)二路组相联映射方式下，设计主存的地址格式。(4)若主存容量为512KX32位，块长不变，在四路组相联映射方式下，设计主存的地址格式。.某计算机的主存地址空间大小为256M,按字节编址。指令Cache分离，均有8个Cache行，每个Cache行大小为64MB,数据Cache采用直接映射方式，(勤思教育)现有两个功能相同的程序A和B,其伪代码如下：程序A:inta[256][256];intsum_arrayl(){inti,j,sum=0;for(i=0;i<256;i++)for(j=0;j<256;j++)sum+=a[i]Q];returnsum;)程序B:inta[256][256];intsum__array2(){inti,j,sum=0;for(j=0;j<256;j++)for(i=0;i<256;i++)sum+=a[i][j];returnsum;|假定int类型数据用32位补码表示，程序编译时i,j,sum均分配在寄存器中，数组a按行优先方式存放，其地址为320(十进制)。请回答，要求说明理由或给出计算过程。(1)、若不考虑用于Cache一致维护和替换算法的控制位，则数据Cache的总容量为多少?(2)、数组元素a⑼[31]和各自所在的主存块对应的Cache行号分别是多少(Cache行号从0开始)(3)、程序A和B得数据访问命中率各是多少？哪个程序的执行时间短？.有一个计算机，主存容量1MB,字长1B,块大小16B,Cache容量64KB。若Cache采用直接映射方式，请写出如下内存地址的标记，行号，块内地址。(1}01234；(2)CABBE».设某机算计采用直接映射方式，已知主存容量为4MB,Cache容量为4096B,块长度为8个字，字长32位。(1)画出主存地址各字段的分布框图，说明每个字段的名称及位数；(2)设初始时Cache为空，若CPU依次从主存的第0、1、2, 、98、99号100个字(主存一次读出一个字)，并重复按次次序读10次，问命中率是多少？(3)如果Cache的存取时间为50ns,主存的存取时间为500ns,根据(2)求出的命中率计算平均存取时间。.下表中表示使用页表的虚实地址转换条件，页表存放在相联存储器中，其容量为8个存储单元，问：(1)当CPU按虚地址1去访问主存时，主存的实地址码是多少？(2)当CPU按虚地址2去访问主存时，主存的实地址码是多少？(3)当CPU按虚地址3去访问主:存时，主存的实地址码是多少？页表<tableborder="l"cellpadding="0"cellspacing="0"><tbody><tr><tdstyle="width:187px">页号</td><tdstyle='*width:192px">该页在主存中的起始地址</td></tr><tr><tdstyle="width:187px">TOC\o"1-5"\h\z33 </td><tdstyle二"width:192px">42000 </td></tr><tr><tdstyle="width:187px">25 </td><tdstyle二"width:192pxH>38000 </td></tr><tr><tdstyle="width:187px">7</td><tdstyle="width:192px">96000 </td></tr><tr><tdstyle="width:187px">6</td><tdstyle="width:192px"><tr><tdstyle="width:187px">4</td><tdstyle="width:192px">TOC\o"1-5"\h\z40000 </td></tr><tr><tdstyle="width:187px">15 </td><tdstyle="width:192px">80000 </td></tr><tr>tdstyle二"width:187px">5</td>tdstyle二"width:192pxH>TOC\o"1-5"\h\z50000 </td></tr><tr>tdstyle="width:187px">30 </td>tdstyle二"width:192px">70000 </td></tr></tbody></table>虚拟地址页号内存地址<tablealign="left"border="l"cellpadding="0"cellspacing=1,0"><tbody><tr><tdstyle="width:91px"></td>tdstyle=Mwidth:91px">15 </td>tdstyle="width:120px">0324 </td></tr><tr>tdstyle="width:91pxH>2</td>tdstyle=Hwidth:91px">7</td><tdstyle="width:120px">0128 </td></tr></tbody></table><tablealign="left"border="l"cellpadding二"0"cellspacing="0"><tbody><tr><tdstyle="width:91px">3</td><tdstyle="width:91px"><tdstyle="width:120px">0516 </td></tr></tbody></table>14.某计算机系统的内存系统由cache和主存构成，cache的存取周期为45ns,主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存系统45000次，其中340次访问到主存O问cache的命中率是多少？CPU访问内存系统的平均时间是多少？cache——主存系统的访问效率是多少？15.主存可按32位地址寻址，Cache行的大小为64B,假设Cache为全相联映射，给出内存地址格式并确定下列参数：可寻址单元数，主存的块数，Cache的行数，标记的长度。解答：&三.设计分析.有一个16Kxi6K的存储器，由8KX4bit的SRAM芯片构成。问:⑴共需要多少SRAM芯片？(2)设计出存储体的组成框图。(3)写出各芯片的地址分布。.有一个16Kxi6bit的存储器，由4KX4位的SRAM芯片构成(芯片是64X64结构)。问:(1)共需要多少RAM芯片？(2)存储体的组成框图(3)写出各芯片的地址分布。.用16Kx4位的SRAM芯片构成64Kx8位的存储器，要求:⑴共需要多少RAM芯片？(2)画出该存储器组成的逻辑框图(3)写出各芯片的地址分布。.有一个64Kx32bit的存储器，由16Kx8bit的SRAM芯片构成。问：⑴计算共需要多少个16Kx8bit的SRAM芯片构成64Kx32bit的存储器;(2)设计出存储体的组成框图；(3)写出各芯片的地址分布。.用256Kx8位的SRAM芯片构成1MX16位的存储器，要求:⑴共需要多少RAM芯片？(2)画出该存储器组成的逻辑框图(3)写出各芯片的地址分布。.用2MX8位的SRAM芯片，设计8MX32位的SRAM存储器。⑴共需要多少SRAM芯片？(2)设计出存储体的组成框图。（3）写出各芯片的地址分布。.用256KX8位的SRAM芯片构成1MX16位的存储器，要求:⑴共需要多少RAM芯片？（2）画出该存储器组成的逻辑框图（3）写出各芯片的地址分布。.现有若干片4KX8位和8KX4位的SRAM存储芯片。利用以上存储芯片设计一个16Kx8位的存储器。画出与CPU连接的逻辑电路图。.要求用256Kxi6位的SRAM设计存储器。SRAM有两个控制输入端：当有效时选中该片；当/R=l执行读操作，当/R=0执行写操作。⑴共需要多少RAM芯片？（2）画出该存储器组成的逻辑框图（3）写出各芯片的地址分布。.设CPU有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读写控制信号（高电平为读、低电平为写）。现有下列存储芯片：1KX4位RAM、4KX8位RAM,8KX8位RAM、2KX8位ROM、4KX8位ROM、8KX8位ROM及74138译码器和各种门电路。画出CPU与存储器的连接图，耍求如下：①主存地址空间分配：6000H-67FFH为系统程序区。6800H-6BFFH为用户程序区。②合理选用上述存储芯片，说明各选几片。③详细画出存储芯片的片选逻辑图。各种门电路和译码器可以自己选择。.CPU的地址总线16根（A15—AO,A0为低位），双向数据总线8根（D7—D0）,控制总线中与主存有关的信号有/MREQ（允许访存，低电平有效），R/W（高电平为读命令，低电平为写命令）。主存地址空间分配如下：0—8191为系统程序区，山只读存储芯片组成；8192—32767为用户程序区；最后（最大地址）2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存储器芯片：EPROM：8KX8位（控制端仅有/CS）;SRAM：16Kxi位，2KX8位，4KX8位，8KX8位.(1)请从上述芯片中选择适当芯片设计该计算机主存储器，(2)画出主存储器逻辑框图，注意画出选片逻辑(可选用门电路及3:8译码器74LS138)与CPU的连接，说明选哪些存储器芯片，选多少片。.用512Kxi6位的Flash存储器芯片组成一个2MX32位的半导体只读存储器，试问:(1)数据寄存器需多少位？(2)地址寄存器需多少位？⑶共需要多少这样的存储器件？(4)画出此存储器的组成框图。解答：第四章指令系统一.填空题.指令寻址的基本方式有两种，方式和方式。.RISC的中文名称是,SCSI的中文意思是。.寄存器间接寻址方式中，操作数的有效地址在( )中，操作数在()中。.形成指令地址的方法称为指令寻址，通常是寻址，遇到转移指令时_寻址。.RISC指令系统的最大特点是：只有指令和指令访问存储器，其余指令的操作均在寄存器之间进行。.一个较完善的指令系统，应当满足完备性、、规整性和四方面的要求.在间接寻址方式中，指令中的地址码给出的是,CPU需要访问内存次才能得到操作数。.相对寻址方式中，操作数的地址是由 与之和产生的.设D为指令中的形式地址，D=FCH,(D)=40712,如果采用直接寻址方式，有效地址是-参加的操作数是。.某机指令字长24位，共有130条指令，指令码固定长度，若采用一•地址格式可直接寻址范围是，若采用二地址格式，可直接寻址范围是o.某机采用三地址格式，功能完成50种操作，若机器可以在1K范围内直接寻址，则指令字长最小取 位，其中地址码至少 位。.某机指令字长32位，共有64种操作，CPU内有16个32位通用寄存器，采用R-S类型指令格式，能直接寻址的最大地址空间为，如果采用通用寄存器作为基址寄存器，则R-S类型指令能寻址的最大主存空间是o.计算机指令长度为20位，有2地址指令，1地址指令，0地址指令。地址码长度6位，问若操作码字段固定长度为8位，现设计出m条2地址指令，n条。地址指令，此时该计算机最多可以设计出条1地址指令。.寄存器寻址方式中，指令的地址码给出的是，操作数在―中。.基址寻址方式中，操作数的地址是由与之和产生的。解答：6.7.二.综合应用题1.某个16位的机器所使用的指令格式和寻址方式如下所示,该机有两个20位基址寄存器,四个16位变址寄存器，十六个16位通用寄存器。指令汇编格式中的S(源)，D(目标)都是通用寄存器，M是主存中的一个单元。三种指令的操作码分别是MOV(OP)=(A)h，STA(OP)=(1B)h，LDA(OP)=(3CH)HoMOV是传送指令，STA是写数指令,LDA是读数指令。MOVS,D15 109 8 7 4 3 0<tableborder="l"cellpadding=MOMcellspacing=HO"><tbody><tr><tdstyle="width:103px;height:25px"><divalign="center">OP</td><tdstyle="width:120px;height:25px"></td><tdstyle="width:132px;height:25px"><divalign=Hcenter">目标</td><tdstyle="width:108px;height:25px"><divalign="center">源</td></tr></tbody></table>STAS,M15 10 9 8 7 4 3 0<tableborder="l"cellpadding="0"cellspacing="0"><tbody><tr><tdstyle=Hwidth:103px;height:19pxH><divalign="center”〉OP</td><tdstyle="width:120px;height:19px"><divalign="center”>基址</td><tdstyle="width:132px;height:19px"><divalign="center”>源</td><tdstyle="width:108px;height:19px"><divalign="center">变址</td></tr><tr><tdcolspan="4"style="width:463px;height:19px"><divalign="center">位移量</td></tr></tbody></table>LDAS,M15 109 8 7 4 3 0<tableborder=',lMcellpadding="O"cellspacing=MO"><tbody><tr><tdstyle="width:103px;height:19px"><divalign="center">OP</td><tdstyle="width:120px;height:19px"><divalign="center"></td><tdstyle="width:132px;height:19px"><divalign="center”>目标</td><tdstyle="width:108px;height:19px"><divalign="center"></td></tr><tr><tdcolspan="4"style="width:463px;height:19px"><divalign="center"〉20位位移量</td></tr></tbody></table><ol><li>CPU完成哪一种操作所花的时间最短？哪一种操作所花时间最长？第二种指令的指令执行时间有时会等于第三种指令的执行时间吗?</li><li>下列情况下每个十六进制指令字分别代表什么操作？其中如果有编码不正确,如何改正才能成为合法指令?</li></ol><divstyle="margin-left:21pt">①(6CD6)*②(1C2)h，®(FOFl)_H(3CD2)H：@(2856)h计算机指令长度为24位，有2地址指令，1地址指令，0地址指令。地址码长度8位，若m条2地址指令，n条0地址指令，问此时该计算机最多可以设计出多少条1地址指令。（写出完整推导过程）<divalign="left”>某计算机字节长为16位，主存地址空间大小为128KB,按字编址。采用字长指令格式,指令名字段定义如下：15 1211 65 0<tableborder="l"cellpadding二"0"cellspacing="0"><tbody><tr><tdstyle="width:71px;height:22px"><divalign="left">OP</td><tdstyle="width:71px;height:22px"><divalign-left”>M5</td><tdstyle="width:71px;height:22px"><divalign=“left”》R5</td><tdstyle="width:71px;height:22px"><divalign=“left”>Md</td><tdstyle="width:71px;height:22px"><divalign="left">Rd</td></tr></tbody></table><divalign="left">源操作数 目的操作数转移指令采用相对寻址，相对偏移是用补码表示，寻址方式定义如下：<tableborder="l"cellpadding="O"cellspacing="O"><tbody><tr><tdstyle="width:114px"><divalign="left"〉Ms/Md</td><tdstyle="width:158px"><divalign="leftM>寻址方式</td><tdstyle="width:108px"><divalign=Hleft">

助记符</td><tdstyle="width:222px"><divalign=,,leftM>含义</td></tr><tr><tdstyle="width:114px"><divalign二"left"〉OOOB</td><tdstyle="width:158px"><divalign:“left”,寄存器直接</td><tdstyle="width:108pxn><divalign="left”>Rn</td><tdstyle="width:222px"><divalign="left">操作数=(Rn)</td></tr><tr><tdstyle="width:114pxH><divalign="left”>001B </td><tdstyle="width:158pxn><divalign=1'left',>寄存器间接</td><tdstyle="width:108px"><divalign="left">(Rn)</td><tdstyle="width:222pxn><divalign=',left">操作数=((Rn))</td></tr><tr><tdstyle="width:114px"><divalign=Mleft">010B </td><tdstyle="width:158px"><divalign="left">寄存器间接、自增</td><tdstyle="width:108px"><divalign="left">(Rn)+</td><tdstyle="width:222px"><divalign="left">操作数=((Rn)),(Rn)+l->Rn</td></tr><tr><tdstyle="width:114px"><divalign=“left”>011B </td><tdstyle="width:158px"><divalign="left">相对</td><tdstyle="width:108px"><divalign=MleftM>D(Rn)</td><tdstyle="width:222px"><divalign="left">转移目标地址=(PC)+(Rn)</td></tr></tbody></table><divalign="left">注：(X)表示有存储地址X或寄存器X的内容。请回答下列问题：(1)、该指令系统最多可有多少指令?该计算机最多有多少个通用寄存器？(勤思教育)存储地址寄存器(MAR)和存储数据寄存器(MDR)至少各需多少位？(2)、转移指令的目标地址范围是多少？(3)、若操作码0010B表示加法操作(助记符为add),寄存器R4和R5得编号分别为100B何10IB,R4的内容为1234H,R5的内容为5678H,地址1234H中的内容为5678H,5678H中的内容为1234H,则汇编语言为add(R4),(R5)(逗号前为源操作符，逗号后目的操作数)对应的机器码是什么(用十六进制)?该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？一台处理器具有如下指令格式：<tableborder="l"cellpadding="0"cellspacing="0"><tbody><tr><tdstyle="width:114px">TOC\o"1-5"\h\z2位 </td><tdstyle="width:114px">6位 </td><tdstyle="width:114px">3位 </td><tdstyle="width:114px">3位 </td><tdstyle="width:114px"></td></tr><tr><tdstyle="width:114px">X</td><tdstyle="width:114px">OP</td><tdstyle="width:114px">源寄存器</td><tdstyle="width:114px">目的寄存器</td><tdstyle="width:114px">地址</td></tr></tbody></table>格式表明有8个通用寄存器（长度为16位），X指定寻址方式，主存实际容量为256K字。（1）假设不用通用寄存器也能直接访问主存中的每一个单元，并假设操作码域0P=6位,请问地址码域应分配多少位？指令字长度应有多少位？（2）假设X=ll时，指定的那个通用寄存器用作基址寄存器，请提出一个硬件设计规则，使得被指定的通用寄存器能访问1M主存空间中的每一个单元。<divstyle="margin-left:52.5pt">指令格式如下所示，其中0P为操作码，试分析指令格式特点。18 1211 109 54 0<tableborder="l"cellpadding="0"cellspacing="On><tbody><tr><tdstyle="width:130px">OP</td><tdstyle="width:123px"></td><tdstyle="width:123px">源寄存器</td><tdstyle="width:123px">目标寄存器</td></tr></tbody></table>某机配有基址寄存器和变址寄存器，采用一地址格式指令系统，允许直接和间接寻址，故在指令格式中设了2位寻址特征位以满足以上寻址方式。机器字长、指令字长和存储字长均为16位。(1)若采用单字长指令，共能完成110种操作，则指令可直接寻址的范围是多少？一次间接寻址的范围是多少？画出其指令格式图并说明各字段含义。(2)若存储字长不变，请你设计一•种方法以实现在直接寻址方式下可访问16MB内存的每一个存储单元？<divstyle="margin-left:38.95pt">某机的16位单字长访内存指令格式如下：<tableborder="0"cellpadding="0"cellspacing="0H><tbody><tr>tdstyle="height:25px*,><divalign="center”>OP（4位）</td>tdstyle="height:25px"><divalign="center">M（2位）</td>tdstyle="height:25pxH><divalign="center">1（1位）</td><tdstyle="height:25px"><divalign="center"〉X（1位）</td><tdstyle="height:25px"><divalign="center”style二"margin-left:38.95pt">A（8位）</td></tr></tbody></table><divstyle="margin-left:38.95pt"><divstyle="margin-left:38.95pt">其中，A为形式地址，补码表示（其中一位为符号位）：<divstyle="margin-left:38.95pt">I为直接/间接寻址方式：1=1为间接寻址，1=0为直接寻址方式；<divstyle="margin-left:38.95pt">M为寻址模式：0为绝对地址，1为基地址寻址，2为相对寻址，3为立即寻址;<divstyle="margin-left:38.95pt">X为变址寻址。<divstyle="margin-left:38.95pt">设PC,Rx,Rb分别为指令计数器，变址寄存器，基地址寄存器，E<divstyle="margin-left:38.95pt">为有效地址，请回答以下问题：<divstyle="margin-left:38.95pt">（1）该指令格式能定义多少种不同的操作？立即寻址操作数的范围是多少?<divstyle="margin-left:38.95pt">（2）设基址寄存器为14位，在非变址直接基地址寻址时，确定存储器可寻址的地址范围<divstyle="margin-left:38.95pt">（3）间接寻址时，寻址范围是多少？8.计算机指令长度为16位，有2地址指令，1地址指令，0地址指令。地址码长度6位,若m条2地址指令，n条0地址指令，问此时该计算机最多可以设计出多少条1地址指令。.设某台计算机有100条指令，要求：.采用固定长度操作码编码，试设计其操作码编码。.假设这100条指令中有10条指令的使用概率达到90%,其余90条指令的使用概率达到10%,试采用不等长编码设计一种操作码编码的方案，并求出操作码的平均长度。.设某台计算机有100条指令，要求：L采用固定长度操作码编码，试设计其操作码编码。2.假设这100条指令中有10条指令的使用概率达到90%,其余90条指令的使用概率达到10%,试采用不等长编码设计一种操作码编码的方案，并求出操作码的平均长度。.假设寄存器R中的数值为1000,地址为1000的存储器中存储的数据为2000,地址2000的存储器中存储的数据为3000,pc的值为4000,问在以下寻址方式下访问的指令操作数的值是什么？.寄存器寻址R.寄存器间接寻址(R).直接寻址10004.存储器间接寻址(1000)5.相对寻址-2000(pc)6.立即数寻址 #2000.某机的指令格式如下所示5 10,9 8,7 0操作码OPX位移量DX为寻址特征位：X=00：直接寻址；X=01：用变址寄存器RX1寻址；X=10：用变址寄存器RX2寻址；X=ll：相对寻址S(PC)=1234H,(RXl)=0037H,(RX2)=1122H(H代表十六进制数)，请确定下列指令中的有效地址：①4420H ②2244H ③1322H ④3521H.一种二进制RS型32位的指令结构如下：6位3位6位17位OPX逋用寄存器位移量D其中OP为操作码字段，X为寻址模式字段，D为偏移量字段，其寻址模式定义为有效地址E算法及说明列表如下:寻址方式寻址方式X有效地址E算法说明⑴000E=D(2)001E=(PC)+DPC为程序计数器(3)010E=(Rj)+DR2为变址寄存器⑷011E=(Ri)+DRi为基址寄存器⑸100E=(D)(6)111E=(Rj)请写出6种寻址方式的名称。.某机器单字长指令为32位，共有40条指令，通用寄存器有128个，主存最大寻址空间为64Mo寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、基值寻址、相对寻址六种。请设计指令格式，并做必要说明。.已知计算机指令字长为32位，其指令格式如下：6位7位3位16位OPRXD其中OP为操作码，R为通用寄存器（32位长），X为寻址方式，说明下列情况下能访问的最大主存空间为多少个机器字：①X=000,D为直接操作数；②X=001,D为直接主存地址；③X=010,由通用寄存器R0提供主存地址：④X=011,D为位移量，由通用寄存器R1提供基址地址；⑤X=100,D为位移量，由通用寄存器R2提供变址地址（8位）；⑥X=101,D为位移量，有程序计数器PC提供主存地址；⑦X=110,由通用寄存器R3提供存储器堆栈栈顶地址。解答：4.三.设计分析解答：第五章中央处理器一.填空题.当前CPU所访问的内存单元的地址保存在 寄存器，由内存读出的指令或数据暂时存放在 寄存器。.微命令的编码方式主要有、和混合表示法。.当前正在执行的指令保存在 寄存器，将要执行的下一条指令地址存放在 寄存器。.同时或同一个CPU周期内可以并行执行的微操作叫 性微操作，不能同时或不能在同一个CPU周期内可以并行执行的微操作叫性微操作。.流水CPU中的主要问题是有可能出现三种相关冲突，分别是：资源相关、相关和相关，为此需要采用相应的技术对策。.取指令过程是由给出现行指令地址，然后送至地址寄存器，经地址线从存储器读出指令，经过数据线送至CPU的缓冲寄存器，最终送至 。.微程序的入口地址是根据指令的产生的。.CPU从取出一条指令并执行这条指令的时间和称为».取指令过程是由指令计数器给出现行指令地址，然后送至 ,经地址线从存储器读出指令，经过数据线送至CPU的,最终送至指令寄存器。.CPU周期也称为周期，一个CPU周期包含若干。.CPU从主存中取出一条指令并执行该条指令的时间称为,它通常由若干机器周期来表示，而机器周期又包含有若干。.微程序控制器中，一条机器指令对应一个,若干条。.在微程序实现的控制器中，微操作命令可采用和两种控制方式。.实现机器指令的微程序一般存放在 中，用户程序一般存放在内存中，前者的速度比后者。.控制器由于设计方法不同，一•般分为型控制器和型控制器。解答：8.9.10.二.综合应用题1.下图图所示为双总线结构机器的数据通路JR为指令寄存器,PC为程序计数器(具有自增功能),M为主存(受R/W信号控制),AR为地址寄存器,DR为数据缓冲寄存器,ALU由加,减控制信号决定完成何种操作，控制信号G控制的是一个门电路.另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号,Rio为寄存器R1的输出控制信号，未字符的线为直通线，不受控制.⑴"ADDR2,R0”指令完成(R0)+(R2)->R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中.并列出相应的微操作控制信号序列.(2)“SUBRI,R3”指令完成(R3)-(RD->R3的操作，画出其指令周期流程图，并列出相应的微操作控制信号序列.A总线.微程序共有58条微指令，20个微命令（直接控制），6个微程序分支，请画出微程序控制器组成框图，描述各部分功能。.已知某机采用微程序控制方式，其控制存储器容量为512X48（位），微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定格式，如图所示，微命令字段判别测试字段下地址字段顺序控制6 操作控制好.微指令中的三个字段分别应是多少位？.画出对应这种微指令格式的微程序控制器逻辑框图。.某32位机共有微操作控制信号52个，构成5个相斥类的微命令组，各组分别包含4个,5个,8个，15个和20个微命令。已知可判断的外部条件有CY和ZF两个，微指令字长29位。⑴给出采用水平型微指令的格式。（2）控制存储器的容量应为多少位？.假设某计算机的运算器框图如图1所示。其中ALU为16位的加法器（高电平工作），SA,SB为16位寄存器，4个通用寄存器由D触发器组成，Q端输出，其读写控制如下表示。要求：（1）设计微指令格式（2）画出ADD,SUB两条指令微程序流程图<tableborder="l"cellpadding="0"cellspacing="0"><tbody><tr><tdcolspan=,,41'style:"width:162px">读控制</td></tr><tr><tdstyle="width:24px"><divalign="center">R</td>tdstyle="width:41px"><divalign="center">RAO</td>tdstyle="width:41px"><divalign="center”>RAI</td>tdstyle="width:56px"><divalign="center”>选择</td></tr><tr>tdstyle:"width:24px">1</td>tdstylewidth:41px">0</td>tdstyle="width:41px">0</td>tdstyle="width:56px">RO</td></tr><tr>tdstyle="width:24pxH>1</td>tdstyle='*width:41px">0</td>tdstyle="width:41px">1</td>tdstyle=*'width:56px">RI</td></tr><tr>tdstyle二"width:24px">1</td>tdstyle="width:41px”>1</td>tdstyle="width:41px">0</td>tdstyle="width:56px">R2</td></tr><tr>tdstyle='*width:24px">1</td>tdstyle="width:41px"></td>tdstyle="width:41px">1</td>tdstyle="width:56px">R3</td></tr><tr>tdstyle="width:24pxH>0</td>tdstyle="width:41px">X</td>tdstyle="width:41px">X</td><tdstyle二"width:56px">不读出</td></tr></tbody></table><tablealign="left"border="l"cellpadding="O"cellspacing-NO"><tbody><tr><tdcolspan="4nstyle="width:170pxn>写控制</td></tr><tr><tdstyle="width:28px"><divalign="center">W</td>tdstyle="width:43px"><divalign二"center">WAO</td>tdstyle="width:43px"><divalign="center">WAI</td>tdstyle='*width:56px"><divalign="center">选择</td></tr><tr>tdstyle="width:28px">1</td>tdstyle="width:43px">0</td>tdstyle="width:43px">0</td>tdstyle="width:56px">RO</td></tr><tr>tdstyle="width:28px">1</td>tdstyle="width:43px">0</td>tdstyle="width:43px"></td>tdstyle="width:56px">RI</td></tr><tr>tdstyle="width:28px">1</td>tdstyle=nwidth:43px">1</td>tdstyle="width:43px">0</td>tdstyle="width:56px">R2</td></tr><tr>tdstyle='*width:28px">1</td>tdstyle="width:43px">1</td>tdstyle="width:43px">1</td>tdstyle="width:56px">R3</td></tr><tr>tdstyle="width:28px">0</td>tdstyle=Hwidth:43px">X</td>tdstyle="width:43px">x</td>tdstyle="width:56px">不写入</td></tr></tbody></table>

LDSALDSA.某微程序控制器中，微指令的控制字段采用水平型直接控制方式，后继微指令地址由微指令的下地址字段给出。已知机器共有22个微命令，5个互斥的可判定外部条件，控制存储器容量为128X32位。（1）设计微指令格式。（2）画出该控制单元结构框图。.某微程序控制器采用微指令字长为24位。微命令生成部分由4个字段构成，各字段包括的互斥微命令分别为5个、8个、14个和3个。另外可进行转移的外部判别条件有3种。试说明：（1）该微指令最多可以用几位来表示地址码？（2）控制存储器容量为多少？.已知某机采用微程序控制方式，其存储器容量为512X48（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：微命令字段判别测试字段下地址字段一操作控制T* 顺序控制 -⑴微指令中的三个字段分别应多少位？(2)画出对应这种微指令格式的微程序控制器逻辑框图。.某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图所示。图中所有控制信号为1时表示有效、为0时表示无效。例如控制信号MDRinE为1表示允许数据从DB打入MDR,MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD(RI),RO”的功能为(RO)+((R1))-(R1),即将RO中的数据与RI的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。存储器(M)>>>MemRMemW<<下表给出了上述指令取值和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。功能和控制信号<tableborder="l"cellpadding="O"cellspacing="On><tbody><tr><tdstyle="width:119px"><divalign="center"〉时钟</td><tdstyle="width:175px"><divalign=*'center">功能</td><tdstyle="width:209pxH><divalign="center">有效控制信号</td></tr><tr><tdstyle=〃width:119px"><divalign="center”)Cl</td><tdstyle="width:175px"><divalign="center">MAR-(PC)</td><tdstyle="width:209px"><divalign="center"〉PCout.MARin</td></tr><tr><tdstyle=Mwidth:119px"><divalign="center"〉C2</td><tdstyle="width:175px"><divalign=t'center">MDR-M(MAR)<divalign="center">PC—(PC)+1</td><tdstyle="width:209px"><divalign="center”〉MemR.MDRinE<divalign="center">PC+1</td></tr><tr><tdstyle="width:119px"><divalign="center"〉C3</td><tdstyle="width:175px"><divalign="center">IR-(MDR)</td><tdstyle="width:209px"><divalign="center">MDRoutJRin</td></tr><tr>tdstyle=Hwidth:119px"><divalign="center”>C4</td>tdstyle="width:175px"><divalign="center">指令译码</td>tdstyle="width:209px"><divalign="center”>无</td></tr></tbody></table>10.图1为某机运算器框图，BUSI〜BUS3为3条总线，期于信号如a、h、LDR0〜LDR3、SO〜S3等均为电位或脉冲控制信号。分析图中哪些是相容微操作信号？哪些是相斥微操作信号？采用微程序控制方式，请设计微指令格式，并列出各控制字段的编码表。Q图1 运算器框图CPU的数据通路如图1所示。运算器中R0-R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，l-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LRO表示读出R0寄存器，SRO表示写入R0寄存器。机器指令"LDA（R3）,R0”实现的功能是：以（R3）的内容为数存单元地址，读出数存该单元中数据至通用寄存器R0中。请画出该取数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期有T1-T4四个时钟信号，寄存器打入信号必须注明时钟序号）

CPU的数据通路如图1所示。运算器中R0-R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，l-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LRO表示读出R0寄存器，SRO表示写入R0寄存器。机器指令"STOR1,（R2）”实现的功能是：将寄存器R1中的数据写入到以（R2）为地址的数存单元中。请画出该存数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期含T1〜T4四个时钟信号，寄存器打入信号必须注明时钟序号）

CPU的数据通路如图1所示。运算器中R0-R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，l-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LRO表示读出R0寄存器，SRO表示写入R0寄存器。机器指令"ADDR2,R0”实现的功能是:将寄存器R2和R0中的数据进行相加，求和结果打入到寄存器R0中。请画出该加法指令的指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期含T1-T4四个时钟信号，寄存器打入信号必须注明时钟序号）

.图1所示为双总线结构的机器，IR为指令寄存器，PC为程序计数器（具有加1功能），M为主存（受R/W#读写信号控制），AR为主存地址寄存器，DR为数据缓冲寄存器，ALU内+-控制信号决定完成何种操作信号，控制信号G控制的一个门电路。所有箭头线上的小圈表示控制信号的输入/输出点。例如Rli表示寄存器R1的输入，R10表示寄存器R1的输出。未标信号的线表示直通，不受控制。“ADDR2,R0”指令完成（R0）+（R2LR0的功能操作。画出其指令周期流程图。若将主存M分成数存和指存两个存储器，通用寄存器R0〜R3的输出直接连到x或y暂存器。请修改数据通路，画出“ADDR2,R0”指令的指令周期流程图。执行同一个ADD指令，第②种情况下机器速度提高多少倍？

A总线.CPU的数据通路如图1所示。运算器中R0-R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，l-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LRO表示读出R0寄存器，SRO表示写入R0寄存器。机器指令"JMP（R3）”实现的功能是：将寄存器（R3）的内容2008送到程序计数器PC,下一条指令将从指存2008号单元读出执行。JMP是无条件转移指令。画出JMP指令周期流程图，并在CPU周期外标出所需的微操作控制信号。（一个CPU周期含T1-T4四个时钟信号，打入寄存器信号必须注明时钟序号）

DBUSSDRDRWIRDBUSSDRDRWIR图1 CPU的数据通路解答：三.设计分析解答：第六章总线系统一,填空题.利用串行方式传送字符，每秒钟传送的比特位数常称为波特率.假设数据传送速率是100个字符/秒，传送的波特率是，每比特位占用的时间o.按照总线仲裁电路位置的不同，仲裁方式分为式仲裁和式仲裁。.微型机的标准总线从16位的ISA总线，发展到32位的总线和总线，又进一步发展到64位的PCI总线。.总线有物理特性，特性，电气特性，特性。.总线仲裁部件通过采用策略或策略，选择其中一个主设备作为总线的下一次主方，接管总线控制权。.在计算机系统中，多个系统部件之间信息传送的公共通路称为总线。就其所传送信息的性质而言，在公共通路上传送的信息包括数据、、信息。.总线定时是总线系统的核心问题之一。通常采用定时方式有定时和定时两种方式。.PCI总线采用协议和仲裁策略，具有自动配置能力。.总线同步定时协议中，事件出现在总线的时刻由信号确定，周期的长度是固定的。.总线是构成计算机系统的互连机构，是多个之间进行数据传送的。.当代标准总线由,，中断和同步总线和公共线共四部分组成。.典型的PCI总线系统由三种不同的总线组成，它们分别是、和LAGACY总线。13,衡量总线性能的重要指标是,它定义为