计算机科学试题

1、下面叙述正确的是（）A世界上第一台电子计算机ENIAC首先实现了“存储程序”方案B按照计算机的规模，人们把计算机的发展过程分为6个时代C微型计算机最早出现于第三代计算机D冯诺依曼提出的计算机体系结构奠定了现代计算机的基础2、对于冯诺依曼型计算机，（）被保存在存储器中A只有数据B只有程序C程序和数据D以上都不是3、微型计算机的发展是以（）技术为标志。A操作系统B微处理器C磁盘D软件4、目前人们所说的个人计算机属于（）A巨型机B中型机C小型机D微型机5。、冯诺依曼的核心思想是（）A二进制运算B有存储信息的功能C运算速度快D存储程序控制计算机的存储系统是指（）ARAMBROMC主存储器DCache.主存储器和辅助存储器系统总线中地址线的作用是（）A用于选择主存单元B用于选择进行信息传输的设备C用于指定主存单元和I/O设备接口电路的地址D用于传送主存物理地址和逻辑地址挂接在总线上的多个部件（）A只能分时向总线发送数据，并只能分时从总线接收数据B只能分时向总线发送数据，但可以同时从总线接收数据C可同时向总线发送数据，并同时从总线接收数据I）可同时向总线发送数据，但只能分时从总线接收数据系统总线中，划分数据线、地址线和控制线的根据是（）A总线所处位置B总线的传输方向C总线的传输内容D总线的控制方式1、对计算机软硬件进行管理是（）的功能A操作系统B数据库管理系统C语言处理程序D用户程序2、计算机硬件能够直接执行的只有（）A机器语言B汇编语言C机器语言和汇编语言D各种高级语言3、只有当程序执行时，它才会将源程序翻译成机器语言，而且一次只能读取、编译并执行源程序中的一行语句，此程序称为（）A目标程序B编译程序C解释程序D汇编程序.三态门电路比普通门电路多一种（ ）状态.计算机系统的层次结构中，位于硬件之外的所有层次称为（ ）判断.存储程序的基本含义是将编好的程序和原始数据事先存入主存中。.利用大规模集成电路技术把计算机的运算部件和控制部件坐在一块集成电路芯片上，这样的一块芯片叫做单片机。【例】已知丫=（-0.0110）2, X=（0.0110）2,求［Y源,［Y］补,［-Y］补以及［X］原,［X］补,［凶补则:［Y］原=1.0110,［Y］补=1.1010,［-Y］补=0.0110［X］原=0.0110,［X］补=0.0110,［-X］补=1.1010A=+101LB=-0101,求A+B?解：［A］补=0,1011［B］补=1,10110,1011 ［A］补+1,1011 ［B］补10,0110 ［A+B］补.♦.［A+B-卜=0,011。A+B=+0110A=0.10U,B=-0.0010,求A-B?解：［A］补=0.1011［B］补=1.1110［-B］补=0.0010 （变补）0.1011 ［A］补+0.0010 ［-B］补0.1101 ［A-B］补补=0.1101A-B=0.1101【例】设：X=1O11B=11D,Y=111B=7D,用5位表示【例】设：X=-1O11B=-11D,Y=-111B=-7D用5位表示均求X+Y则［X］补=0,1011,［Y］补=0,01110,1011 ［X］补+0,0111 ［Y］补1,0010 ［X+Y］补...［X+Y］补=1,0010X+Y=-1110B=-14D两正数相加结果为-14D,显然是错误的。【例】设：X=-1011B=-UD,Y=-111B=-7D用5位表示则［X］补=1,0101 ［Y］补=1,10011,0101 ［X］补+ 1,1001 ［Y］补1 0,1110 ［X+Y］补.,.［X+Y］^=0,1110X+Y=1110B=+14D（真值）两负数相加结果为14D,显然也是错误的。例】x=-0.1101,y=-0.101b采用变形补码运算求x+y,并判断溢出情况解：区补=11.0011+［y］^b=ll.oioi［x+y］补=110.1000结果的双符号位是“10”，故负溢出。补码加减法是指（）oA.操作数用补码表示，两尾数相加减，符号位单独处理B.操作数用补码表示，符号位和尾数一起参加运算，结果的符号与加/减数相同C.操作数用补码表示，连同符号位直接相加，减某数用加某数的机器负数代替，结果的符号在运算中形成D.操作数用补码表示，由数符决定两尾数操作，符号位单独处理两补码数相加，采用1位符号位，当（）时，表示结果溢出。A.符号位有进位B.符号位进位和最高数位进位异或结果为0C.符号位为1D.符号位进位和最高数位进位异或结果为1在定点机中执行算术运算时会产生溢出，其原因是（）A.主存容量不足B.操作数过大C操作数地址过大D.运算结果无法表示A、B均为8位二进制补码，A=F0H,B=E0H,则A+B=（）A-B=（）练习：X=-0.1001010请写出［x］原、［x］反、［x］补、4［x］原、l/2［x］原、4［x］反、l/2［x］反、2［x］补、l/4［x］补、[x]原=1.1001010[x]反=1.0110101[x]补=1.01101104［x］原=1.0101000 l/2［x］原=1.01001014［x］反=1.1010111 l/2［x］反=1.10110102［x］补=1.1101100 l/4［x］^b=l.1101101判断1、运算器中设置了加法器后，就没有必要再设置减法器；2,进位产生函数为：Pi=Ai+Bi；3。进位信号串行传递的加法器称为串行加法器。选择1、已知l/2［xp^=C6H,计算机的机器字长为8位二进制编码，则以］补=( )A、8CHB,18HC,E3HD、F1H2、对于二进制数，若小数点左移1位则数值( )，若小数点右移1位，则数值()A»扩大一倍，扩大一倍 Bo扩大一倍，缩小一半C.缩小一半，扩大一倍 D。缩小一半，缩小一半3、在串行进位的并行加法器中，影响加法器运算速度的关键因素是( )Ao门电路的级延迟 B.元器件速度C,进位传递延迟 D。各位加法器速度的不同计算1、已知x=0.101Ly=-0.0101,求2［x］补，l/4［y］补，以及［-y］补例1：已知：X=0.10101,Y=-0.11110,求：X/Y。解：1X1=0.10101-A,IYI=0.11110^B,OfC［IYI］变补=1.00010经过原码加减交替除法，有：商=0.10110,余数=0.01100*2-5例：设两浮点数为：A=0.110110X2011B=-0.001011X2110,假设在计算机中此浮点数的阶码和尾数部分均用补码表示，求X+Y。首先写出A、B在计算机中的表示，为了便于理解，这里阶符和数符均取双符号位：［A］j?=00,011;00.110110国］浮=00,110101在运算之前，必须先对阶，故先求阶差：△E=EA-EB［△E］补=［EA］补+［-EB］补=00,011+11,010=11,101即△£=♦,表示A的阶码比B的小，再按小阶向大阶看齐的原则，将A的尾数右移3位，阶码加3o得到［A］浮=00,110;00.000110［B］浮此时，△£=(),对阶完毕。对阶之后，就可以进行尾数加/减，其算法与定点加/减法相同。［A］浮=00,110;00.000110［B］浮=oo,uo；u.noioi［A+B］浮=00,110;11.111011［A-B］浮=00,110;00.010001例：设两浮点数为：A=0.1101X210B=0.1011X201,假设在计算机中此浮点数的阶码和尾数部分均用补码表示，求X+Y。首先写出A、B在计算机中的表示，为了便于理解，这里阶符和数符均取双符号位：［A］浮=00,10;00.H01出］浮=00,01;00.1011在运算之前，必须先对阶，故先求阶差：△E=EA-EB［△£］补=出人］补+［-EB］补=00,10+11,11=00,01即△£=1,表示A的阶码比B的大，再按小阶向大阶看齐的原则，将B的尾数右移1位，阶码加1。得到［B］浮=00,10;00.0101［A］浮=00,10;00.1101此时，△£=（）,对阶完毕。对阶之后，就可以进行尾数加次］浮=00,10;00.1101［B］浮=00,10;00.0101［A+B］浮=00,10;01.00101、磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式TOC\o"1-5"\h\z分（ ）Ao二者都是顺序存取B.二者都是直接存取C«磁盘是直接存取，磁带是顺序存取Do磁带是直接存取，磁盘是顺序存取2、用户程序所放的主存空间属于（ ）A»随机存取存储器 B.只读存储器C.顺序存储器 D。直接存取存储器3、运算器虽由许多部件组成，但核心部件是（ ）A。算术逻辑运算单元 B.多路开关C.数据总线 D。累加寄存器选择1、若存储周期250ns,每次读出16位，则该存储器的数据传送率为（ ）4*106B/SB.4MB/SC.8*106B/SD.8MB/S2、通常计算机的主存储器可采用（ ）A.RAM和ROM B.ROMC.RAM D.RAM或ROM3、在主存和CPU之间增加高速缓冲存取器的目的（ ）A解决CPU和主存之间速度匹配问题B扩大主存容量 C.扩大CPU中通用寄存器数目D即扩大主存容量又扩大CPU中通用寄存器的数量判断1«存取周期是指启动一次存储器操作到完成该操作所需的时间。某DRAM芯片采用128*128的矩阵存储，采用异步式刷新，刷新周期为8ms,存取周期为1US.问，采用异步刷新，相邻两行的刷新间隔为多少？若采用分散式刷新，刷新间隔为多少？填空题1、半导体SRAM是靠。存储信息，半导体DRAM是靠。存储信息。2、广泛使用的。和（）都是半导体。存储器。前者速度比后者快，。不如后者。他们的共同的缺点是断电之后（）保持信息。判断题1、随机存储器需要定时地刷新。2、因为动态存储器是破坏性读出，所以必须不断刷新。3、集中式刷新方式在刷新时间内并不影响CPU的读写操作。4、动态RAM的异步刷新方式没有读写死区。有一个16K*16位的存储器，由1K*4位的DRAM芯片（内部结构为64*64）构成，问:（1）采用异步刷新方式，如最大时间间隔为2ms,则相邻两行之间的刷新间隔是多少？（2）如采用集中刷新方式，存储器刷新一遍最少用多少个刷新周期？设存储器的读写周期为0.5us,死区占多少时间?死时间率为多少？1、若SRAM芯片内有1024个单元，用单译码方式，地址线有（）根，地址译码器有（）条输出线；双译码方式，地址线有（）根，地址译码器有（）条输出线。选择题1、某SRAM芯片，其存储容量为64K*16位，该芯片的地址线和数据线数目为（）。A.64,16 B.16,64 C.64,8 D.16,16SRAM芯片有17位地址线和4位数据线。用这种芯片为32位字长的处理器构成1M*32比特的存储器，并采用内存条结构。问：1、若每根内存条为256K*32比特，共需多少根内存条？2、每个内存条共需多少片这样的芯片？3、所构成的存储器需要多少片这样的芯片？主存分成了多少个块？每个块包含多少个字？2,Cache分成了多少个块？每个块包含多少个字？3、主存块内地址的位数 cache地址中块内地址的位数。Why?4、主存块号位数 cache块号的位数肯定不一样。Why?CPU要访问的信息已在cache内的比率，命中率越接近1越好。在一个程序执行期间，设Nc为在Cache中完成存取的总次数，Nm为在主存完成存取的总次数，则命中率h为h=Nc/Nc+Nm若tc表示命中时的Cache访问时间，tm表示未命中时的主存访问时间，l・h表示未命中率，贝必Cache/主存系统的平均访问时间ta为：ta=htc+(l-h)tmcache/主存系统的平均访问时间ta越接近tc越好CPU执行一段程序时，共访问cache命中2000次，访问主存50次，已知cache存取周期为50ns,主存存取周期为200ns,求cache/主存系统的命中率、平均访问时间和效率。练习：某计算机cache的存取周期为45ns,主存的存储周期为200ns。已知在一段给定的时间内，CPU共访问cache-主存系统4500次，其中340次访问主存。问：cache的命中率是多少？cpu访问cache-主存系统的平均时间是多少？cache主存系统的效率是多少？CPU执行一段程序时，cache完成存取200次，主存完成存取5000次，cache存取周期为40ns,主存存取周期为160ns,求cache/主存系统的命中率、平均访问时间和效率。某计算机的Cache共有32块，采用4路组相连映射方式(即每组4块)。每个主存块有8个字。主存9号单元所在主存块应装入到的Cache组号是：A.0 B.1 C.3 D.4以下cache替换算法中，速度最快的是：A.最不经常使用算法B.近期最少使用算法C.随机替换算法下面不符合RISC特点的是()A.指令长度固定，指令种类少B.寻址方式种类丰富，指令功能尽量增强C.设置大量通用寄存器，访问存储器指令简单D.选取使用频率较高的一些简单指令例1：机器字长16位，指令为单字长一地址指令，有50种操作，采用三种寻址方式。1、指令格式如何安排？2、能否再增加其它寻址方式？若能，能增加几种？解:1、指令字长=机器字长=1650种操作--26=64 操作码位数6位采用3种寻址方式22=4……寻址方式特征位：2位OP：6位M2位A：8位2、能，只能增加1种题、形成操作数地址方式称为 方式。操作数可以放在、 、 和 中。题、就取得操作数的速度而言，下列寻址方式中速度最快的是（）,速度最慢的是（），不需要访存的寻址方式。。1、直接寻址 2、立即寻址 3间接寻址题、以下三种类型的指令中，执行时间最长的是 oA、RR型指令B、RS型指令C、SS型指令例题：指令格式如下所示。其中，机器字长16位，OP为操作码字段，试分析指令格式的特点。解：（1）单字长（16）二地址指令。（2）操作码字段为7位，可指定27=128条指令。（3）两个操作数都在寄存器中，是RR型指令，源寄存器和目标寄存器都是通用寄存器（可分别指定16个）。例：某机配有基址寄存器，采用一地址格式的指令系统，允许直接和间接寻址，机器字长和存储字长均为16位。若采用单字长指令，共能完成63种操作，画出指令格式并说明各字段的含义。指令可直接寻址的范围是多少？一次间接寻址的寻址范围是多少？解；1、指令字长等于16位2、63种操作，操作码6位3、3种寻址方式，M=2因为是1地址格式，只有一个地址码字段，所以形式地址A=8例：某机配有基址寄存器，采用一地址格式的指令系统，允许直接和间接寻址，且机器字长和存储字长均为16位。指令可直接寻址的范围是多少？一次间接寻址的寻址范围是多少？1、直接寻址，有效地址等于形式地址，寻址范围和形式地址的位数有关：2的8次方2、一次间接寻址，有效地址等于形式地址A所指向主存单元中的内容，有效地址的位数等于存储字长，寻址范围2的16次方图略在CPU中跟踪指令后继地址的寄存器是（）。A.主存地址寄存器 B.程序计数器，C.指令寄存器， D.状态标志寄存器指令寄存器的位数取决于（）时A.存储器容量 B.指令字长C.机器字长 D.存储字长微操作信号发生器的作用是（）A.从主存中取出指令B.完成指令操作码分析C.产生控制时序 D.产生各种微操作控制信号通用寄存器的作用是（）A.可存放指令的寄存器B.可存放程序状态字的寄存器C.本身具有技术逻辑与移位逻辑的寄存器D.可编程指定多种功能的寄存器判断：在冯诺依曼计算机中，指令流是数据流驱动的执行指令时，指令在主存中的地址存放在指令寄存器中下图所示CPU内部采用非总线结构，MAR和MDR分别直接与地址总线和数据总线相连。考虑到从存储器取出的指令或有效地址都先送至MDR再送至IR,故这里省去IR送至MAR的数据通路，凡是需从IR送至MAR的操作均由MDR送至MAR代替。写出ADDX的微操作序列（X为主存地址），并指出完成本条指令的数据通路。这条指令完成的功能是把X所向的主存单元中的操作数和累加器中的操作数相加，将结果送回累加器中。即实现：（X）+（AC）-AC图略下图所示CPU内部采用非总线结构，MAR和MDR分别直接与地址总线和数据总线相连。考虑到从存储器取出的指令或有效地址都先送至MDR再送至IR,故这里省去IR送至MAR的数据通路，凡是需从IR送至MAR的操作均由MDR送至MAR代替。写出STAX的微操作序列（X为主存地址）。这条指令完成的功能是把累加寄存器中的内容存于X所指向的主存单元中。即实现：（AC）-X图略下图所示CPU内部采用非总线结