同步时序和异步时序电路

5.1异步时序逻辑电路模型（一）异步时序逻辑电路的分类异步时序电路可以从不相同的角度进行分类。?冲异步时序电路和电平异步时序电路输入信号有脉冲信号和电平信号两种。所谓电平信号是以电平的高低来表示信号；而脉冲信号是以脉冲的有无来表示信号。依照输入信号的不相同，异步时序电路又分脉脉冲时序电路和电平异步时序电路两种。若是加到异步时序电路的输入为脉冲，则称为脉冲异步时序电路；反之，如果输入信号为电平.则称为电平异步时序电路。.米勒电路和莫尔电路依照输出与输入的不相同关系，异步时序电路有米勒电路和莫尔电路两种类型。若是电路的输出状态不但与输入状态有关，还与二次状态有关，这样的异步时序电路称米勒电路；若是电路的输出状态仅与二次状态有关，而与输入状态没关，这样的异步时序电路称为莫尔电路。（二）异步时序逻辑电路的一般结构异步时序电路由组合电路和储藏电路两部分组成。脉冲异步时序电路的存储电路常采用触发器，它可以是时钟控制触发器，也可以是基本R-S触发器。在使用时钟控制触发器时，触发器不被一致的时钟脉冲同步，每个触发器的时钟端作为一个独立的输入端。电平异步时序电路的储藏电路采用延缓元件，它可以是外加的延缓元件，也可以利用反响回路的附加延缓。脉冲异步时序电路与同步时序电路的主要差别是电路的状态改变方式不同，前者在输入信号的控制下改变状态，此后者却在同一时钟脉冲控制下改变状态。这一差别以致了脉冲异步时序电路和同步时序电路在解析和设计方法上都有若干差别。一、5.2脉冲异步时序逻辑电路脉冲异步时序电路状态的改变直接依赖于输入脉冲，即每来一个输入脉冲，电路状态发生一次变化。由于触发器没有公共的时钟脉冲来同步，电路状态的变换将不可以预测。为了使脉冲异步时序电路可靠工作，对脉冲异步时序电路的输入信号应作以下规定：（1）不相赞同在两个（或两个以上）输入端同时加输入脉冲；（2）第二个输入脉冲的到来，必定在第一个输入脉冲所引起的整个电路的响应完好结束此后。依照脉冲异步时序电路对输入信号所作的限制，有n个输入端的电路，仅有n十1种不相同的输入组合。且任意两组输入之间必定有足够的时间间隔，以保证后一组输入脉冲必定在前一组输入脉冲引起的所有响应结束此后才到来。((1)

一）脉冲异步时序逻辑电路的解析解析脉冲异步时序电路的方法与解析同步时序电路的方法十分相似。即写出输出函数和激励函数表达式;⑵列出状态真值表；⑶列出次态真值表；⑷作状态图和状态表；⑸说明电路的逻辑功能。(1二）脉冲异步时序逻辑电路的设计脉冲异步时序电路的设计方法与同步时序电路基真相同。脉冲异步时序电路的设计步骤为(1)⑵⑶⑷⑸

依照设计要求的文子描述建立原始状态图和状态表；进行状态简化建立最小化状态表;进行状态分配，建立二进制状态表；写出激励函数和输出函数表达式;画逻辑电路图。由于脉冲异步时序电路有自己的特点，使得设计过程的某些细节与同步时序电路的设计有所不相同：(1状态图和状态表的格式略有不相同,对于有n个输入端的脉冲异步时序电)路仅需考虑n种输入组合。⑵在米用时钟控制触发器作储藏电路时，各触发器时钟端和激励端的激励函数需结合各触发器状态转移情况逐级加以考虑。?3电平异步时序逻辑电路(一）电平异步时序逻辑电路的特点和描述方法电平异步时序电路由门电路或由门电路和基本R-S触发器组成。电路的输入是电平信号，这种电路的状态变化依赖于输入电平的变化。在电平异步时序电路中，状态有牢固状态和不牢固状态之分t平时用总态来表示电路的状态。若是电路所处的某一总态是牢固的，则称该总态为牢固总态，反之，则称为不牢固总态。但这种不牢固状态是暂时的，经过一段延缓后，终将达到牢固总态。为使电路的状态按正确的规律变化，电平异步时序电路输入电平的变化必定加以限制。为此规定，每次只赞同一个输入信号发生变化，即不相赞同两个或两个以七的输入信号同时发生变化，且任意两次输入电平变化之间必定有足够长的时间间隔，以保证前一输入电平变化引起的总态变化已经结束，进入新的牢固总态后，后一输入电平才能发生变化。(二)电平异步时序逻辑电路的解析电平异步时序电路的解析是依照给定电路作出流程表，状态转移表或时间图等来说明电路的逻辑功能。解析步骤一般为(1)依照给定逻辑电路图写出激励函数和输出函数表达式；(2)作出状态转移表和流程表；(3)说明电路的逻辑功能。(三)电平异步时序逻辑电路的竞争现象在输入发生变化时，由于门电路的平均延缓时间不相同，很难展望终归哪一个"状态变量变化速度快。各个状态变量变化速度的.不相同，引起两个(或两个以上)状态变量同时发生变化，出现了多个过渡状态。不相同的过渡状态将使电路进入不相同的牢固总态i这种现象称为竞争现象。竞争有非临界竞争和临界竞争之分。若是竞争的结果以致电路最后进入同一牢固总态，则称这种竞争为非临界竞争。反之，若是竞争结果以致电路最后进入不相同的牢固总态，则称这种竞争为临界竞争。当电路从某一个总态出发，输入作相邻变化时，产生临界竞争的必要条件可概括为输入发生变化时，引起两个(或两个以上)状态变量同时发生变化;输入变化后流程表的相应列存在两个(或两个以上)的牢固总态。非临界竞争的存在不影响电路的正确工作，不但不用加以除掉，有时还可以利用它来提高电路的工作速度。临界竞争的存在却要影响电路的正确工作，必定想法除掉它。除掉临界竞争的基本思想是破坏上述两个产生临界竞争的必要条件。