《数字电路与逻辑设计》课程复习笔记

1.2.用什么办法可以降低量化误差？①增加量化位数②提高采样频率2.用什么办法可以降低量化误差？①增加量化位数②提高采样频率3.模型机中指令流动的路径存储器->指令寄存器->指令译码器4.模型机中45.进制数转换①整数：A进制数->十进制数->B进制数（十进制数/基=商+余数，商/基=商+余数，……直到商为0，结果为余数从后往前排列组成的整数）5.进制数转换①整数：A进制数->十进制数->B进制数（十进制数/基=商+余数，商/基=商+余数，……直到商为0，结果为余数从后往前排列组成的整数）②小数：A进制数->十进制数->B进制数（十进制数×基=整数部分+小数部分，小数部分01数从前往后排列组成的整数，需注意小数进位的情况）6.为什么格雷码能够避免编码连续变化时出现错误？任何相邻两个编码只有一位不同。PMOS晶体管在什么条件下导通？栅极低电平，源极高电平9.9.NMOS晶体管在什么条件下导通？栅极高电平，源极低电平对偶规则和反演规则分别有什么用？对偶：只要考虑正逻辑或负逻辑，不用考虑两个。反演：机械式求反函数。什么方便？不需要区分逻辑门的输入端具体是哪一个输入。辑门实现电路。判断是否已经最简。简单，通常电路成本就越低。请对比分析传输延迟模型与惯性延迟模型的优缺点。传输：简单，但没有充分考虑完成充放电变化所需的时间问题。惯性：比前者更接近实际情况，但比较复杂。写出可以降低成本的几种方式。①减小每个集成电路的面积②设计更简化更优化的电路③增大硅元面积为什么说代数优化（化简）是非常困难的？因为化简的过程没有系统而有效的方法，也很难判断是否已经化简到最简的形式。主蕴涵项：移去任何1个变量则不是蕴涵项，即最大的卡诺圈；质主蕴涵项：至少包含1个只被1个主蕴涵项覆盖的最小项的主蕴涵项/至少包含1个没有被其他主蕴涵项覆盖的方格。无关项代表哪两种情况？①某些输入变量取值组合不会出现；②对于某些输入取值组合，人们不关心函数对应的取值为何值。现，那为什么还要有异或门？异或运算常见，而且用与、或、非门来实现成本太高。请对比自顶向下和自底向上方法的优缺点。自顶向下：符合人类思维习惯，容易做到全局最优。自底向上：有利于使用现有条件，实现局部最优。分层设计的两个关键点是什么？层次架构、功能模块。工艺下的门、模块及连接构成的电路，以便降低成本，提高速度。请问表3-6中的V是为了解决什么问题，或者说有什么作用？当没有输入时输出编码为0，当输入0有效时输出编码也是（是否有有效输出）关于二值逻辑变量的特性的描述，只有两种取值0和1，无大小之分。case存储、压缩，加密等算法易于实现，易于处理关于数字信号：异步数字信号的幅值可以用多位二进制数进行编码、数字信号可分为同步数字信号和异步数字信号模拟信号经过采样和编码可转化为数字信号、从模拟信号转化为数字信号减少误差的方法是多采样或增加编码位数行。非码字不具有这种特性。一旦出错，这种特性就被破坏。数据流描述：描述信号流动的方向、路径和结果。行为描述：描述系统输入与输出之间的逻辑关系或数学关系，完全没有电路的意味。数值编码：8421码、余3码，十中取一码非数值编码：ASCII3333.余3码：余3码是一种BCD码，它是由8421码加3后形成的（即余3码是在8421码基础上每位十进制数BCD码再加上二进制数0011得到的。因为8421码中无1010～1111这63码中无0000～00101101～1111这63码不具有有权性，为无权码，但具有自补性，余3码是一种“对9的自补码”。35.为了实时捕获随机输入信号，我们应该使用锁存器还是触发器，为什么？锁存器。因为锁存器在时钟信号有效期间，输出等于输入，输出能实时地跟随输入变化；而触发器的输出只在时钟的上升沿或下降沿等于输入，跟随输入变化。35.为了实时捕获随机输入信号，我们应该使用锁存器还是触发器，为什么？锁存器。因为锁存器在时钟信号有效期间，输出等于输入，输出能实时地跟随输入变化；而触发器的输出只在时钟的上升沿或下降沿等于输入，跟随输入变化。36.请分别画出moore型和mealy型状态机的结构图。37.为什么触发器存在定时问题？触发器的输入信号如果在时钟有效跳变沿前后的建立时间和保持时间内变化会导致输出状态不确定。34.moore型和mealy型时序电路的输出有何不同？34.moore型和mealy型时序电路的输出有何不同？moore型时序电路的输出只和当前状态有关，mealy时序电路的输出和当前状态与输入都有关。38.如果输入信号在触发器的建立时间或保持时间范围内发生变化，触发器的输出会出现什么情况？38.如果输入信号在触发器的建立时间或保持时间范围内发生变化，触发器的输出会出现什么情况？不确定，可能是0，1或0-1中间值。什么是微操作？有哪些常见的微操作？微操作是指对寄存器或存储器中的数据进行基本的操作。常见微操作有以下4种：传输微操作、算术微操作、逻辑微操作、移位微操作。有几种寄存器单元设计方法？他们各有什么优缺点？①时钟电路设计法，各种功能共享组合逻辑，可高度优化，不需要加载使能信号，面积开销小，但较为复杂。②简单设计法，用多路复用器选择各种功能的结果到触发器，较为简单，速度快，但结构开销大。触发器的保持时间是指时钟触发沿之后输入必须保持不变的时间。如果同步电路（发送方）和异步电路（接收方）同步电路的输出信号不能存在冒险异步信号作用于同步电路，以下说法正确的是①为了保证电路正常工作，应将异步电路的输出信号用同步电路的时钟对其进行同步后再传输至同步电路54.能反复遍历某个固定状态序列的时序电路不一定是计数器54.能反复遍历某个固定状态序列的时序电路不一定是计数器（×）55.②为了保证电路正常工作，异步电路的输出信号应在时钟的早期发生变化46.对于Mealy型电路，描述输出逻辑的进程的敏感信号应为输入信号、当前状态信号。47.描述触发器的进程的主要功能是在时钟触发沿，将下一状态赋值给当前状态。48.时序电路设计中形式化是根据设计的功能需求画出状态表或状态图。49.异步电路（发送方）和同步电路（接收方）进行交互，如果异步电路的输出没有经同步电路的时钟进行同步，则可能不满足触发器的建立时间和保持时间，导致电路工作异常。50.50.①同步时序电路中常采用触发器存储信息②异步时序电路常采用锁存器存储信息51.状态赋值时采用的编码方式和对应的特点：①