数字设计原理与实践：Chapter 9 Memory,CPLDS,AND FPGAS

1Chapter9

Memory,CPLDsandFPGAs(半导体存储器和可编程逻辑器件)

2MemoryMemoryreferstoadevicewhichstoresinformationWe’veseenthatFlip-FlopsandLatchesareatypeofmemoryFlip-FlopsandLatchestendtotakeupalotofareasotheyaren’tusedforhighdensityapplicationsInstead,thereareavarietyofothercircuitsthatcanholddigitalinformation

3存储器件存储设备的分类光存储器磁存储器半导体存储器CDRWMsCDROMs主内存辅助存储器

4磁存储器软盘硬盘数字音频磁带磁泡存储器辅助存储器移动硬盘

5只读存储器ROMs主存储器半导体存储器双极静态RAMsSRAMsMOS静态RAMsSRAMs动态RAMsDRAMs非易失性RAMsNVRAMs双极MOS掩膜ROMPROM掩膜ROM可编程ROM可擦可编程ROM电可擦出可编程ROM快闪存储器U盘读写存储器RAMs

6Memory半导体存储器指能够存储大量二值数据的半导体器件Memoryisclassifiedintotwocategories

“Volatile”-whenthepowerisremoved,theinformationislost

RAM(Random-AccessMemory,随机存取存储器)

“Non-volatile”-theinformationisheldwhenthepowerisremoved

ROM(Read-OnlyMemory,只读存储器)

7各种存储器中结构最简单的一种。在正常工作时它存储的数据是固定不变的，只能读出，不能随时写入，故称只读存储器。9.1Read-OnlyMemory分类：使用的器件类型:

二极管ROM

双极型三极管ROM MOS管ROM

8数据的写入方式:

MROM(固定ROM)：无法更改，出厂时已定

-MaskReadOnlyMemoryPROM

（可编程ROM）：用户只可写入一次

-ProgrammableReadOnlyMemoryEPROM（可擦可编程ROM）：可写可擦，但费时长，操作复杂 -ErasableProgrammableReadOnlyMemoryE2PROM（电抹可编程ROM）

-ElectricallyErasableProgrammableReadOnlyMemoryFlashMemory（快闪存储器）

9ROMARead-OnlyMemory(ROM)isacombinationalcircuitwithninputsandboutputs.Theinputsarecalledaddressinputsandtheoutputsarecalleddataoutputs.AROMstoresthetruthtableofann-input,b-outputcombinationallogicfunction.

10ROM地址译码器存储矩阵输出缓冲器Db－1D0W0W1W2－1nA0A1An－1三态控制信息单元(字)存储单元……………Basicstructureofa2n×bROM:ROM是一个具有n个地址输入和b个数据输出的组合逻辑电路地址译码（与阵列）字线wordline存储矩阵（或阵列）位线bitline

输出缓冲（三态门控制）

113输入、4输出组合逻辑功能的真值表ROM”存储”了一个n输入、b输出组合逻辑功能的真值表地址数据A2D3D2D1D0A1A000110011000011110101010111100001110100101011010001111000容量表示：字数×位数2n×b

12

二极管ROMA1A0VCCW0W1W2W3D3D2D1D0D’3D’2D’1D’0存储矩阵地址译码器或阵与阵两位地址输入:A1，A0；四位数据输出:D3，D2，D1，D0；存储单元为二极管；存储容量为4×4位。固定ROM

掩模只读存储器

13地址译码器将地址A1A0译成W0～W3中的一个高电平输出信号。存储矩阵实际上是一个编码器，当W0～W3输出高电平信号，则在D0～D3输出一个四位二值代码。A1A0=10,W2=1,W0=W1=W3=0,只有D2’一根位线与W2之间有二极管，二极管导通，D2’=1,D0’=D1’=D3’=0D3D2D1D0=0100ROM中的数据表

地址

数据

A1

A0

D3

D2

D1

D00

0

0

1

0

1

0

1

1

0

1

1

1

0

0

1

0

0

1

1

1

1

1

0

工作原理：

14二极管ROM的结点图（阵列图）A1A0W0W1W2W3D3D2D1D0D’3D’2D’1D’0最小项

15W0W1W2W3D3D2D1D0VDD交叉点处接有MOS管时相当于存1，没有MOS管时相当于存0。交叉点的数目称为存储单元数，用4（字数）×4（位数）表示。固定ROM电路结构简单，集成度高，价格便宜，存储数据由工厂制造时固化，数据不可改写用存储器实现组合逻辑函数:地址译码器输出全部最小项利用存储单元的或门输出构成所需组合逻辑的最小项和NMOS管存储矩阵

16所有的存储单元均为0或1，可根据需要改写一次存入数据（编程）的方法：熔断法，PN结击穿法出厂时所有存储单元为1，用户可写入0只能写入一次：令字线为高电平，位线上施加负高压脉冲熔丝型PROM的存储单元可编程只读存储器PROM

17PROM管的结构原理图

18EPROM：可根据需要改写多次，将存储器原有的信息抹去，再写入新的信息，允许改写几百次方法：利用雪崩击穿，采用特殊的雪崩注入MOS管或叠栅注入MOS管擦除方式：紫外线照射特点：擦除操作复杂，速度慢，正常工作时不能随意改写E2PROM：允许改写100～10000次方法：利用隧道效应，采用具有两个栅极的特制NMOS管和一个普通NMOS管擦除方式：加电特点：擦除操作简单，速度快，正常工作时最好不要随意改写

19FlashMemory:快闪存储器方法：采用特殊的单管叠栅MOS管，写入用雪崩注入，擦除利用隧道效应擦除方式：加电特点：擦除操作简单，集成度高，容量大ROM的应用实现组合逻辑函数，代码转换，字符发生器，数学函数表，实现时序电路中组合逻辑部分ROM也可按RAM的级联方式扩展

20ROM应用二维译码构建1024×1ROM

21ROM应用常用的ROM器件常用的EPROM芯片以1片2716为最基本的容量，为2K*8；有2732（4K×8）、2764（8K×8）、27128（16K×8）、27256（32K×8）、27512（64K×8）常用的EEPROM芯片有2816、2817、2864A等

利用4片32K×8ROM构建128KBROM实现组合逻辑函数

22例1用一个ROM实现如下函数，并画出其结点图将函数写成最小项之和的形式

23确定地址和输出输入变量为A、B、C、D，地址为4位；函数F1、F2，输出为2个，应选用24×2的ROM

24画结点图DCW1W2W3D’2D’1W4W7W9W10W5W6W8W11W12W14W15W13BAW0F1F2

25例2用一个ROM实现二进制码到格雷码的转换确定地址和输出输入变量为B3、B2、B1、B0，地址为4位；函数R0、R1、R2、R3，输出为4个，应选用24×4的ROM确定输入输出之间的关系二进制码转换为格雷码的真值表

26G3=∑m（8，9，10，11，12，13，14，15）G2=∑m（4，5，6，7，8，9，10，11）G1=∑m（2，3，4，5，10，11，12，13）G0=∑m（1，2，5，6，9，10，13，14）二进制码转换为格雷码的真值表

27二进制码转换为格雷码的阵列图及逻辑符号图二进制码转换为格雷码的阵列图1B31B21B11B0W0W1W2W3W4W5W6W7W8W9W10W11W12W13W14W15G2G1G0G3存储矩阵或阵列（（A3A2A1A02×4ROM4D3D2D1D0B3B2B1B0G3G2G1G0(a)(b)地址译码器与阵列（（逻辑符号图

28应用实例用ROM作为字符发生器用PROM.IC存储芯片，作为字符发生器。将R先画在坐标纸上，写成点阵形式，将各点存入PROM。然后将A0~A3地址依次与CE输入，就可读出R字符。

299.2Read/WriteMemoryThetermRead/WriteMemory(RWM)isgiventomemoryarraysinwhichinformationcanbestoredandretrievedatanytime.Nowadays,mostoftheRWMsusedindigitalsystemsareRAMs.InaRandom-AccessMemory(RAM),thetimeittakestoreadorwriteabitofmemoryisindependentofthebit’slocation.thename“RAM”isgenerallyusedonlyforread/writerandom-accessmemories.

30RAM在使用RAM时可以随时从任一指定地址取出（读出）数据，也可以随时将数据存入（写入）任何指定地址的存储单元中去。优点：读写方便，使用灵活。缺点：存在易失性，一旦断电所存储的数据便会丢失，不利于数据长期保存。

31

therearetwobasictypesofRAM 1)SRAM=StaticRAM静态随机存储器 2)DRAM=DynamicRAM动态随机存储器静态RAM采用双稳电路存储信息，而动态RAM是以电容上的电荷存储信息。静态RAM速度更快，而动态RAM的集成度更高、功耗和价格更低，动态RAM必须定时刷新。RAM

32RAM电路通常由存储矩阵、地址译码器和读/写控制电路三部分组成，见图。SRAM

InternalStructure

33

存储矩阵：在译码器和读/写控制电路的控制下既可以写入1或0，又可以将所存储的数据读出。存储矩阵中的单元个数即存储容量地址译码器：将输入的地址代码译成某一条字线的输出信号，使连接在这条字线上的存储单元或读/写控制电路接通，然后才能对这些单元进行读或写。工作原理

34=1，执行读操作，将存储单元里的内容送到输入/输出端上；=0，执行写操作，输入/输出线上的数据被写入存储器；CS=1时RAM的输入/输出端与外部总线接通；CS=0时RAM的输入/输出端呈高阻态，不能与总线交换数据；读/写控制电路：对电路的工作状态进行控制片选输入端CS，读/写控制，输出缓冲电路

352114的结构框图

X0

A3行地址译码器存储矩阵6464输入/输出电路列地址译码器

X63

Y0

Y15

A4

A5

A6

A7

A8

A1

A2

A9I/O1I/O2I/O3I/O4

A0

G2

G1

G3

G4

G5

G6

G7

G8

G10

G9

36

37共有1024×4=4096个存储单元，排成64×64矩阵。1024（=210），共有10个地址输入端A0～A9。分成两组译码I/O1～I/O4既是数据输入端也是数据输出端=1时，门G1～G8禁止，将存储器内部电路与外部连线隔离，可以直接把I/O1～I/O4与系统总线相连使用。=0，=0，G1～G4工作，G5～G8禁止，加到I/O1～I/O4上的数据被写入指定的四个存储单元。=1，=0时，门G9输出高电平，使缓冲器G5～G8工作，门G10输出低电平，使G1～G4禁止，这时由地址码指定的四个存储单元中的数据被送到I/O1～I/O4，实现读操作。

38六管NMOS静态存储单元六管CMOS静态存储单元特点：数据稳定可靠无需刷新读写速度快工艺复杂集成度低SRAM的典型存储单元：

39典型存储单元:单管动态MOS存储单元利用电容存储电荷的原理来保存信息特点：电路简单集成度高 读出信号小需刷新动态随机存储器DRAMDRAM芯片常用的有Intel2116（16K×1位）、2118、2164等。常用的SRAM芯片有2114（1K×4）、2142（1K×4）、6116（2K×8）、6232（4K×8）、6264（8K×8）、和62256（32K×8）等。

40当使用一片RAM器件不能满足存储量的需要时，可以将若干片RAM组合到一起，接成一个容量更大的RAM。RAM的扩展位扩展方式:输入全部并接，输出分别接出如果每一片RAM中的字数已够用而每个字的位数不够用时，应采用位扩展的连接方式，将多片RAM组合成位数更多的存储器。

41例1用1024×1位RAM接成1024×8位RAM。

42字扩展方式:输入低位和并接，输出全部并接,输入高位通过译码控制片选

如果每一片RAM中的位数已够用而字数不够用时，应采用字扩展方式（也称地址扩展方式）。

43例2.用四片256×8位RAM接成一个1024×8位RAM256（=28），1024（=210），每一片RAM只有八位地址输入端，而1024为10位地址输入端，故需增加两位地址码A9、A8。由于每一片RAM的数据端I/O1～I/O8都有三态缓冲器，而它们又不会同时出现低电平，故可将它们的数据端并联起来，作为整个RAM的八位数据输入/输出端。

44

RAM的字扩展接法

45器件编号A9A80Y1Y2Y3Y地址范围（A9A8A7A6A5A4A3A2A1A0）（等效十进制）RAM（1）0001110000000000~0011111111(0)~(255)RAM（2）0110110100000000~0111111111(256)~(511)RAM（3）1011011000000000~1011111111(512)~(767)RAM（4）1111101100000000~1111111111(768)~(1023)各片RAM电路的地址分配

46

9.3ProgrammableLogicDevice

(可编程逻辑器件)电路集成度不断提高SSIMSILSIVLSI计算机技术的发展使EDA技术得到广泛应用设计方法的发展自下而上自上而下用户需要设计自己需要的专用电路专用集成电路（ASIC－ApplicationSpecificIntegratedCircuits）开发周期长，投入大，风险大可编程器件PLD：开发周期短，投入小，风险小

47PLD器件的优点集成度高，可以替代多至几千块通用IC芯片极大减小电路的面积，降低功耗，提高可靠性具有完善先进的开发工具提供语言、图形等设计方法，十分灵活通过仿真工具来验证设计的正确性可以反复地擦除、编程，方便设计的修改和升级灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间保密性好

48管脚数目：208个电源：3.3V（I/O）2.5V（内核）速度250MHz内部资源4992个逻辑单元10万个逻辑门49152bit的RAM

49PLD的发展趋势向高集成度、高速度方向进一步发展最高集成度已达到400万门向低电压和低功耗方向发展，5V3.3V2.5V1.8V更低内嵌多种功能模块RAM，ROM，FIFO，DSP，CPU向数、模混合可编程方向发展

50大的PLD生产厂家最大的PLD供应商之一FPGA的发明者，最大的PLD供应商之一ISP技术的发明者提供军品及宇航级产品

51PLD器件的发展过程（1）早期可编程逻辑器件。如前面介绍的PROM、UVEPROM、EEPROM等，受结构的限制，它们只能实现较简单的数字逻辑功能。（2）稍复杂的可编程芯片。PLD芯片是可编程的，未经编程的芯片无法实现任何功能，通过编程，可以规定PLD芯片的逻辑功能，PLD是最早实现可编程的ASIC器件。PLD的组成框图如下。

52PLD器件的发展过程PLD电路分四部分：输入电路、与阵列、或阵列、输出电路

53PLD器件的发展过程这一阶段的主要产品主要包