基于TMS320F28335的DSP最小系统设计

-.z.基于TMS320F28335的DSP最小系统设计TMS320F28335数字信号处理器是TI公司的一款C2000系列的浮点DSP控制器。与以往的定点DSP相比，该器件具有精度高、成本低、功耗小、性能高、外设集成度高、数据以及程序存储量大和A/D转换更精确快速等优点。1最小系统的构成DSP的最小系统是指用尽量少的外围电路构成的可以使DSP正常工作、实现基本功能的最简单的系统。一个典型的DSP最小系统应包括DSP芯片、电源电路、复位电路、时钟电路，另外考虑到DSP在下载时需要下载端口，所以在最小系统上加一个14引脚的JTAG仿真烧写口。此外，也可以为其扩展各种类型的存储器。2最小系统设计2.1DSP芯片如图1为TMS320F28335的176引脚LQFP封装原理图，引脚分4组排列在芯片周边。将芯片的下凹圆点放置在左上方位置，正对着下面的第一个引脚为1号引脚，其他引脚序号按逆时针方向排列。图1TMS320F28335的LQFP封装原理图2.2电源电路设计F28335DSP控制器采用双电源供电方式，其CPU内核电压为1.9V，I/O电压为3.3V。将5V电压转换为3.3V和1.9V，可以使用双输出电源调节方案。TI公司的TPS767D301可以提供一路3.3V固定输出电压和一路可调输出电压(1.5~5.5V)。如图2所示为TPS767D301的原理图。其中Vo=(1+R1/R2)×VREF，VREF的典型值为1.1834V，当R1取值122kΩ，R2取值233kΩ时,可以输出1.9V，如图3所示。芯片采用数字5V供电，如图4所示，其中D1起电源指示作用。图2TPS767D301原理图图3引脚24和25的外围电路另外，DSP控制芯片中同时含有数字电路和模拟电路，为防止数字电路对模拟电路干扰，通常将这两种电路分开供电，故F28335实际需要4组电源：数字3.3V、数字1.9V、模拟3.3V和模拟1.9V。其中，数字3.3V和数字1.9V利用上述方案产生，模拟3.3V和模拟1.9V电源可以在相应数字电源基础上，加上电感和电容进一步滤波得到，数字地和模拟地也要用电感隔离，如图5和图6，图中DVDD3.3和AVDD3.3分别表示数字3.3V和模拟3.3V，DVDD1.9和AVDD1.9分别表示数字1.9V和1.9V。从数字电路产生模拟供电电路比较简单，利用无源器件像电感来滤除噪声，电感就像一个低通滤波，让直流成分通过，截止噪声和高频成分，利用铁氧磁体比标准的电感要好，这种电感具有可以忽略的寄生电容，电气特性和一般的电感相似。F28335为双电源供电，需要考虑上电次序。理想情况下，CPU内核与I/O电源应该同时上电，若不能同时上电，CPU内核应该优先于I/O上电，二者相差时间不能太长。为了保护DSP器件，应在CPU内核电源与I/O电源之间加一个肖特基二极管，如图7所示。如图8所示，电源需要并联电容用于滤波，其中大电容主要是利用电容的充放电特性使得输出的脉动波形更加平稳；小电容在高频条件下容抗比较小，高频干扰信号可以通过小电容接地，这样可以减少高频干扰对后面电路的影响。考虑到TPS767D301芯片自身能够产生复位信号，此复位信号可以直接供DSP芯片使用，所以可以不用为DSP设置专门的复位芯片，复位信号与DSP芯片的连接如图2中28引脚所示。另外，设计电源电路时需要注意散热问题和电容匹配问题。图4引脚5的外围电路图5模拟3.3V和数字3.3V隔离电路图6模拟5V和数字5V隔离电路图7模拟1.9V和数字1.9V隔离电路(a)(b)(c)(d)图8电源滤波电路2.3复位电路设计复位电路的作用是在上电或程序运行出错时复位DSP。最简单的复位电路如图9所示的RC复位电路，其中S1为手动复位开关，C57可以避免高频谐波对电路的影响，二极管D5可以在电源电压瞬间下降使电容迅速放电。图9复位电路原理图2.4时钟电路设计DSP控制器内部集成了时钟电路，外部时钟的产生有两种方案：一种是利用片内时钟电路，外加晶振和2个负载电容；二是禁止片内时钟电路，直接由外部提供时钟信号。由于第一种方案电路简单、价格便宜，所以采用方案一进行设计，如图10所示。有效的负载电容CLOAD在振荡电路中是C1和C2并联的等效电容，正确的有效负载电容对于正确的运行频率是非常重要的，对于不同的负载电容值，都有不同的晶振与其相应。但是，内部的数字控制器振荡器对于太高或太低的负载电容是没法工作的，可以从晶振的厂商的数据手册得到更多的信息。并联谐振模式需要的负载电容大概是12pF，等效电阻是30~60Ω。由于PCB板布局和数字控制器焊锡的兼容性问题，有效的C1和C2的值一般不大于5pF，布局电路板也是非常重要的方面。如果想要得到准确的频率控制器，则准确的离散电容值要根据利用频率计数器测量的电容和频率的准确关系来定。设计时，晶振的典型值可取30MHz，两引脚的接地电容大小可取24pF。图10时钟电路原理图2.5JTAG接口电路设计TMS320F28335采用5个1149.1-1990IEEE标准协议和IEEE标准的测试接口和边界扫描结构的JTAG信号接口，以及两个扩展接口（EMU0和EMU1），该接口通过仿真器直接访问。扫描仿真消除了传统电路仿真存在的电缆过长引起的信号失真及仿真插头的可靠性差等问题。采用扫描仿真，使得在线仿真成为可能，给调试带来方便。在实际设计过程中，考虑到JTAG下载口的抗干扰性，在与DSP连接的EMU0、EMU1端口必须通过上拉电阻连接至电源，TRST引脚通过下拉电阻接地，且分别在其引脚上添加旁路电容。JTAG接口电路连接如图11所示。图11JTAG接口电路原理图2.6外部存储器扩展设计F28335DSP控制器片内由34kW的SRAM和256kW的FLASH。在系统开发阶段，当程序代码小于34kW时，虽然可以直接烧写进片内SRAM运行，但是调试不方便，此时可外扩RAM。外扩存储器需要通过外部接口*INTF实现。*INTF具有20位地址总线*A0~*A19和32位数据线*D0~*D31。IS61LV25616是一个高速256k×16位的静态RAM，采用独立3.3V供电。使用一片IS61LV25616为F28335外扩存储器，并将其映射到Zone6区域。其中地址总线*A0~*A18、数据总线*D0~*D15分别于DSP的地址总线*A0~*A18、数据总线*D0~*D15相连。具体原理图如图12所示。图12IS61LV25616与DSP的接口2.7注意事项为了提高系统的抗干扰性，在设计中应注意以下一些事项：=1\*GB2⑴在连接外部振荡器时，需要注意负载电容的阻值，如果用户使用内部或者外部振荡器时，把器件放在靠近引脚的地方，目的是缩短线路的长度，引线要短且粗，应远离发热元件。=2\*GB2⑵在每一个电源引脚上连接旁路电容，把它们直接放到引脚的下面，其值不能小于10μF，不能使用贴片电容和高频陶瓷