三级结构的存储器市公开课一等奖省赛课获奖课件

第5章

多级结构

存放器系统三级结构的存储器第1页5.1三级结构存放器系统概述5.2主存放器组成原理与设计5.3外存放器设备与磁盘阵列技术5.4高速缓冲存放器5.5虚拟存放器部件三级结构的存储器第2页由静态存放器组成。又称为Cache，L2特点:读写速度最快,成本高,不需要刷新。由动态存放器组成。又称为随机存放器(内存条)。特点：读写速度快（低于缓存），成本低，容量大，需要刷新。由硬盘上一块存放空间组成。又称虚盘。特点：读写速度慢，容量最大。CPU首先到缓存中读取数据，假如没有，就到内存中去读取数据，再没有，就到硬盘中去找数据。

这么存放方式，就称为三级结构存放器系统。5.1三级结构存放器系统概述三级结构的存储器第3页5.2主存放器组成原理与设计1、主存放器概述：

主存放器就是人们通常所说内存。主存放器用来存放正在运行中程序和相关数据。主存放器读写速度和存放容量，直接影响到计算机系统速度。读写速度：读写一个存放单元必须时间，比如：60ns.存放周期：连续两次读写时间间隔。存放容量：普通以字节来表示，1Byte(字节)=8bit(位)。

主存放器经过地址总线、数据总线、控制总线与计算机CPU和外围设备连在一起。

寻址空间：地址总线位数决定了存放器最大可寻址空间。I/O能力：数据总线位数×时钟频率异步方式：主存时钟与CPU时钟频率不一样时，要求主存要有读写“完成”信号。三级结构的存储器第4页数据总线：用于在计算机各部件之间传送数据。数据总线位数（总线宽度）与总线时钟频率乘积(输出能力)成正比。控制总线：用来传送控制命令。控制总线工作周期能够包含：主存放器读周期、主存放器写周期、I/O设备读周期、I/O设备写周期。

假如计算机系统中使用了不一样读写速度主存放器，在CPU发出读写主存放器命令后，CPU不知道读写操作完成时刻，能够由主存放器本身提供读写完成回答信号。称异步运行方式。地址总线：用于选择主存放器一个存放单元，地址总线位数决定了能够访问存放器容量。20位地址能够访问1MB存放空间，11111111111111111111。32位地址可访问4GB存放空间。三级结构的存储器第5页数据总线DB(DataBus)：用于传送数据信息。数据总线是双向三态形式，即它既能够把CPU数据传送到存放器或输入输出接口等其它部件，也能够将其它部件数据传送到CPU。数据总线位数是微型计算机一个主要指标，通常与微处理字长相一致。地址总线AB：是专门用来传送地址，因为地址只能从CPU传向外部存放器或输入输出端口，所以地址总线总是单向三态，这与数据总线不一样。地址总线位数决定了CPU可直接寻址内存空间大小，比如8位微机地址总线为16位，则其最大可寻址空间为216＝64KB，16位微型机地址总线为20位，其可寻址空间为220＝1MB。控制总线：ControlBus，简称：CB。控制总线主要用来传送控制信号和时序信号。控制总线控制信号中，有是微处理器送往存放器和输入输出设备接口电路，如读/写信号，片选信号、中止响应信号等；也有是其它部件反馈给CPU，比如：中止申请信号、复位信号、总线请求信号、限备就绪信号等。控制总线传送方向由详细控制信号而定，普通是双向，控制总线位数要依据系统实际控制需要而定。实际上控制总线详细情况主要取决于CPU。三级结构的存储器第6页主存放器分类：按照读写操作功效分类：能够分为只读(ROM)和读写(RAM)两种。按照生产工艺分类：能够分为静态(SRAM)和动态(DRAM)两种。存放器传输标准：传输标准是内存规范，只有完全符合该规范，才能说该内存采取了此传输标准。代表着内存读写速度。比如：传输标准PC3200内存，代表着此内存工作频率为200MHz。等效频率为400MHzDDR内存，也就是常说DDR-400内存。如：SDRAMPC100、PC133；还有DDRSDRAMPC1600、PC2100、PC2700、PC3200、PC3500、PC3700；以及RDRAMPC600、PC800和PC1066等。

三级结构的存储器第7页一、SDRAM传输标准1)PC100PC100是JEDEC和英特尔共同制订一个SDRAM内存条标准，符合该标准内存都称为PC100，其中100代表该内存工作频率可达100MHz。2)PC133PC133是威盛企业联合了三星、当代、日立、西门子、和NEC等数家著名IT厂商联合推出内存标准，其中133指是该内存工作频率可达133MHz。PC133SDRAM数据传输速率，能够到达1.06GB/s。二、DDR传输标准传统习惯是按照内存工作频率来命名，而DDR内存则以内存传输速率命名。所以，才有了今天PC1600、PC2100、PC2700、PC3200、PC3500等。PC1600实际工作频率是100MHz，而等效工作频率是200MHz，那么，它数据传输率就为“数据传输率＝频率×每次传输数据位数”，也就是

200MHz×64bit=12800Mbit/s，再除以

8(1字节=8位)就换算为MB为单位，就是

1600MB/s，从而命名为PC1600。三、DDR2传输标准DDR2采取“4bitPrefetch(4位预取)”机制，即关键频率还在200MHzDDR2内存数据频率也能到达800MHz，也就是所谓DDR2800。三级结构的存储器第8页四、惯用存放器类型:1).RAM:随机存取存放器。2).DRAM:动态随机存取存放器DynamicRandomAccessMemory。3).SRAM:静态随机存取内存（StaticRandomAccessMemory。4).FRAM:铁电存放器,非易性数据存放性能。.5).SDRAM:

SynchronousDynamicRandomAccessMemory。

同时动态随机存取存放器。6).RDRAM:是RambusDynamicRandomAccessMemory。

总线式动态随机存放器。7).EDORAM:extendeddataoutputRAM。

扩展数据输出内存。是经过取消两个存放周期之间时间间隔,来提升存取速率。可将RAM速度提升约30%。仅适合用于总线速度小于或等于66MHz情况,是97年最为流行内存.8).DDRSDRAM:双通道同时动态随机存放器。9).

DDR2SDRAM:第二代双倍数据率同时动态随机存取内存。Double-Data-RateTwoSynchronousDynamicRandomAccessMemory。三级结构的存储器第9页存放器基本原理:三级结构的存储器第10页存放器基本原理:三级结构的存储器第11页主存放器介绍:三级结构的存储器第12页三级结构的存储器第13页三级结构的存储器第14页动态存放器是用金属氧化物半导体管和电容组成，用来存放一个二进制位（bit）,见下列图：T—三极管，Cs—电容

2、动态存放器记忆原理和读写过程MOS管源极接一个电容Cs，Cs中存有电荷，表示为“1”；Cs中没有电荷，表示为“0”；所以，一个MOS管和一个电容就组成了一个二进制存放单元：位。三级结构的存储器第15页写数据过程以下：写“1”：使字线为“1”，T管导通，当数据线为“0”时，电源向电容Cs冲电，Cs冲满电时，为写“1”。写“0”：使字线为“1”，T管导通，当数据线为“1”时，电容Cs经T管、数据线、电源进行放电，Cs放完电时，为写“0”。为“1”为“0”T导通电容充电为“1”T导通为“1”Cs放电三级结构的存储器第16页读数据过程以下：读“1”：使字线为“1”，T管导通，当数据线为“1”时，假如Cs已充满电，放大器检测到电容两端电压，为读“1”。读数据同时电容Cs经电源、位线、T管放电，所以称破坏性读出，需要进行再充电，既刷新。为“1”导通为“1”已充电读“0”：

使字线为“1”，T管导通，当数据线为“1”时，假如Cs未充电，放大器检测到电容两端电压为0，则读出“0”。为“1”导通为“1”未充电三级结构的存储器第17页内存写：内存读：三级结构的存储器第18页因为动态存放器读出信号很小，所以在位线上必须使用高灵敏放大器对读出信号进行放大。见191页图5.4高灵敏放大器放大器工作原理：在读数据前，φ2=1

，T5导通，使T3、T4输出短接，是为了提升放大器灵敏度。=1=1读数据前：电路中，VDD为正电源，T1管、T2管用来做电阻，T5管用来控制灵敏度，T3、T4管为放大器。Φ1接字线，D端是放大器输出。读数据时：假如电容CS已经充满电，为“1”状态，就使D端为“1”，T4导通，D1=0。φ2=0，T5截止，位线上一个很小信号就使触发器翻转产生输出。=1=0CS=1D=11假如电容CS未充电，为“0”状态，就使

D端为“0”，T4截止，D1=1。导通=0CS=0D=00截止=1三级结构的存储器第19页三级结构的存储器第20页动态存放器读写线路触发器输出端触发器输出端预充电放大器：在读写数据之前,为CS/2电容先充电,电荷量是CS电容二分之一，使读写更可靠。参考单元参考单元三级结构的存储器第21页3、静态存放器原理和内部结构静态存放器(SROM)，是用触发器线路来记忆和读写数据。见右图。右图中，T1、T2组成触发器，T3、T4用做电阻，将VDD正电源引入。T5、T6用来做字选控制，T7、T8用来做位选控制。A端和B端是触发器输出。静态存放器工作原理：

读数据：该电流在位线1上产生一个负脉冲，检测到该负脉冲，就是读出“1”，反之，假如A=1，T2导通，在位线2上产生负脉冲，检测到该负脉冲，就是读出“0”，=1=1导通三级结构的存储器第22页静态存放器工作原理：

写操作，经过两条位线写入数据。送1送0101=1