《FPGACPLD原理及应用》教学大纲(理论+实验课模板)

PAGEPAGE4FPGA/CPLD原理及应用课程教学大纲一、课程的基本信息适应对象：电子科学与技术、光电信息科学与工程专业本科课程代码：A9E00915、A9E00925学时分配：54=38（理论）+16（实践）赋予学分：3先修课程：数字电路后续课程：单片机原理及应用、嵌入式系统原理与设计二、课程性质与任务本课程是电子科学与技术专业方向学生的一门必修的专业课程、光电信息科学与工程专业方向学生的一门选修的专业课程。本课程的任务是使学生基本掌握数字系统设计的原理、流程、方法和设计手段；了解目前国内外数字系统设计的动态和发展方向；掌握在系统可编程逻辑器件的使用方法；熟练掌握和应用硬件设计语言进行数字系统设计。为学生进一步学习有关信息、通信等方面的课程打下良好的基础。三、教学目的与要求设置本课程的目的在于使学生通过本课程的学习，掌握数字系统设计的方法、流程和设计手段，了解目前国内外数字系统设计的动态和发展方向。能结合其它知识完成系统级的设计，有从全局着手进行设计的理念，为今后的工作和学习打下一个好的基础。四、教学内容与安排（一）理论教学内容与安排第一章：EDA技术概述（2学时）教学内容：1.1、EDA技术及其发展；1.2、Top_down设计与IP复用1.3、数字设计的流程教学要求：本章重点阐明EDA技术在电子领域所起的重要作用，硬件描述语言在数字系统设计中的重要作用以及如何学好本课程。第二章：FPGA/CPLD器件（6学时）教学内容：2.1、PLD器件简介2.2、PLD器件的基本原理与结构2.3、低密度PLD的基本原理与结构2.4、CPLD的原理与结构2.5、FPGA的原理与结构2.6、FPGA/CPLD的编程与配置2.7、FPGA/CPLD器件概述教学要求：本章重点是介绍在系统可变成逻辑器件的基本原理和使用方法，而不是其内部结构的理解与掌握。学生对可编程逻辑器件形成一个整体印象，有利于下面硬件描述语言的学习和实验。因此在教学中应注意讲解的深度与广度。第三章：QuartusⅡ集成开发工具（4课时）教学内容：3.1、QuartusⅡ原理图设计；3.2、QuartusⅡ的优化设置；3.3、QuartusⅡ的时序分析；3.4、基于宏功能模块的设计教学要求：掌握QuartusII平台的原理图设计输入方式和HDL语言设计输入方式；初步掌握QuartusII时序分析技术；掌握SignalTap嵌入式逻辑分析仪进行实际数字系统的在线仿真测试技术；掌握宏模块LPM的应用第四章：Verilog程序结构（12课时）教学内容：4.1、VerilogHDL建模4.2、VerilogHDL模块4.3、VerilogHDL语言要素4.4、VerilogHDL数据类型4.5、VerilogHDL运算符4.6、VerilogHDL数据流行为建模4.7、VerilogHDL顺序行为建模4.8、VerilogHDL顺序行为建模4.9、VerilogHDL结构建模4.10、VerilogHDL状态机建模教学要求：先通过几个简单的Verilog程序，使同学们对Verilog语言在宏观上有一个比较好的了解，为今后的学习打下一个基础；重点讲述Verilog语言的基本程序结构。理解VerilogHDL结构建模的基本概念；了解VerilogHDL内置基元；掌握用户自定义基元的定义；熟练掌握利用模块例化进行数字系统结构建模的设计方法第五章：Modelsim仿真测试平台（4课时）教学内容：5.1、ModelsimSE仿真测试平台简介；5.2、VerilogHDL仿真测试文件教学要求：了解常用仿真测试平台；熟练掌握ModelsimSE仿真测试平台的使用；掌握VerilogHDL测试文件的编写方法第六章：数字系统设计（10课时）教学内容：6.1、数字系统设计实践（一）6.2、数字系统设计实践（二）6.3、数字系统设计实践（三）6.4、数字系统设计实践（四）教学要求：理解数字系统的设计思想与设计方法；熟练掌握常用数字系统的设计；通过实战演练进一步熟练掌握VerilogHDL、ModelsimSE、QuartusII平台的使用；（二）实验教学内容与安排实验一全加器设计、仿真与下载(4学时）实验内容：1．熟练掌握QARTUSII的使用。2．掌握使用verilog语言设计四位全加器。3．掌握CPLD/FPGA开发系统硬件电路的下载及测试。实验要求：1．预习四位全加器的设计方法，要求使用verilog语言编写。2．仔细阅读CPLD/FPGA开发系统，熟悉硬件电路中的每个开关、数码管八段中的每段、及每个发光LED管与FPGA芯片对应的引脚。实验二复杂数字钟设计与扫描显示(4学时）实验内容：1．熟练掌握Verilog语言设计分频，计数、串形扫描显示电路的方法。2．熟悉使用CPLD/FPGA实验箱的数码管显示。实验要求：1．预习串行扫描显示的原理2．复习教材相关内容。3.预习阅读CPLD/FPGA开发系统，熟悉硬件电路中的每个开关、数码管八段中的每段、及每个发光LED管与FPGA芯片对应的引脚。4.提前编写数字时钟verilog程序。实验三交通灯控制器复杂数字钟设计与扫描显示(4学时）实验内容：设计交通灯控制器，掌握状态机和减法计数器的应用。实验要求：1.提前填写、熟悉交通灯控制器verilog程序2.复习教材相关内容。3.预习阅读CPLD/FPGA开发系统，熟悉硬件电路中的每个开关、数码管八段中的每段、及每个发光LED管与FPGA芯片对应的引脚。实验四数字电压表复杂数字钟设计与扫描显示(4学时）实验内容：设计数字电压表，学习用状态机实现对ADC0809的采样控制。实验要求：1.提前填写、熟悉数字电压表verilog程序2.复习教材相关内容。3.预习阅读CPLD/FPGA开发系统，熟悉硬件电路中的ADC0809、每个开关、数码管八段中的每段、及每个发光LED管与FPGA芯片对应的引脚。五、教学设备与设施要求使用多媒体教学设备六、课程考核与评估本课程考核形式为考查，成绩评定方法为：期评成绩=期末项目设计成绩×40%+实验成绩×30%+平时成绩×30%，其中平时成绩包括作业、出勤、课堂表现，实验成绩为单次实验成绩的平均值，单次实验成绩＝实验操作×50%+实验报告×50%。七、教材及主要参