LCD控制器驱动的24位TFT真彩屏驱动电路设计_第1页
LCD控制器驱动的24位TFT真彩屏驱动电路设计_第2页
LCD控制器驱动的24位TFT真彩屏驱动电路设计_第3页
LCD控制器驱动的24位TFT真彩屏驱动电路设计_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

LCD控制器驱动的24位TFT真彩屏接口设计2006-07-1815:06:05作者:彭良智王晓春高波来源:单片机及嵌入式系统应用关键字:偏置控制器时钟引言在嵌入式设计中常常会使用LCD屏,现在常用的屏大部分都是高性能的。因为LCD屏的生产厂商很多,标准也不统一,LCD屏往往不能与LCD控制器无粘合连接,所以在使用LCD屏时,厂家还会推荐使用其专为LCD屏是设计的时序芯片,例如,Sharp的LCDLQ035Q7DB02配套的控制器为LZ9FC22;日本的LCD屏是16位色的,本身价格很高,控制器成本也非常高,性能却不见得好,采用高性能的24位真彩色屏是比较理想的,但接口逻辑需要重新设计。1RGB565-RGB888的转换以友达光电AUO生产的A06QU01[1]为例,这是一种24位的TFT真彩屏,分辨率为320x240,每个象素由RGB888表示,其控制时序如图1所示,LCD要求的时序由帧同步(VSYNC)、行同步(HSYSNC)、比特时钟(DCLK)及数据(Data[0:7])构成,帧同步和行同步指示每一帧和每一行的开始。A06QU01每帧240行,每行320个象素,每个像素由依次产生的8b红、8b绿、8b蓝(R1,G2,B3,R4,G5,B6…)构成,所以称为RGB888。pclkpdms?pclkpdinMuFmnjltutuunnLrpclkpdms?pclkpdinMuFmnjltutuunnLrGnEM,—电1反X_IE EFJ5 n口口圈1RGB565-RGD888转换器协瓦姑果以PXA25x为代表的嵌入式处理器拥有一个LCD控制器,可以将这个控制器配置为最高16位的TFTLCD屏控制器,其控制时序如图1所示,LCD要求的时序由帧同步(VSYNC)、行同步(HSYSNC)、点时钟(PCLK)及数据(Data[0:15]构成,帧同步和行同步指示每一帧和每一行的开始。对于A06QU01,每帧将有240行,每行有320个像素,每个像素由5b红、6b绿、5b蓝构成16位数据,称为RGB565。将RGB565转换为RGB888要解决2个问题:比特时钟3倍频。LCD控制器每一个像素用一个时钟1次送出16b数据,而LCD屏每个像素需要3个时钟,每次获得8b。这样就需要产生1个3倍于点时钟PCLK的时钟。16b到24b数据分解。在LCD控制器送出16b数据时,需要缓存,并分解出RGB信号分别送出,5b红、6b绿、5b蓝构成16位数据可以采用补0的方法,构成8b红、8b绿、8b蓝。数据高位补0时色彩较柔和,低位补0时彩色较艳丽。通常情况下,使用模拟锁相环技术可以实现均匀倍频,在这个设计中,3倍频时钟与RGB数据必须同步,否则会出现颜色错位;同时锁相环还需要数据分解电路配合使用,这样一个数字和模拟混合的电路会增加成本,因而特别设计使用了数字电路实现非均匀3倍频。具体方案是:使用一个大于6小于7倍的LCD屏比特时钟作为CPLD的主控制时钟,LCD屏的时钟频率约为7M赫兹,所以选择CPLD的主控制时钟频率为48M赫兹。如图1所示,pclk为控制器输出的点时钟,pdata为RBG565数据,pclkout和pdataout是送往LCD的信号,x7pclk为CPLD的定时时钟,在pclk上升沿将pdata存入缓冲器pdatabuf,并将内部状态位datavalid置位,在x7pclk的上升沿,如果检测到datavalid为高,则使pclkout为低,将缓冲器中的数据取出高5位红色信号,补零后送到pdataout,并将datavalid置为低,在下一个x7pclk的上升沿将pclkout置高,8b数据送出到LCD屏。使用这种方法依次将绿色及蓝色信号送出,在蓝色信号送出后,保持pclkout为高,直到下一个datavalid为高,进入下一次转换,从图1中可以看出,数字3倍频信号pclkout不是均匀的,蓝色数据时钟的占空比不是50%。根据LCD屏数据手册的要求,pclkout的占空比变化容许的范围是40%—60%,因而只要调整好x7pclk的时钟频率,还是比较容易产生符合占空比要求的pclkout时钟的,LCD屏正常工作还需要帧同步(VSYNC)和行同步(HSYSNC)信号,这些信号可以由软件驱动程序编程产生。2LCD背光及LCD偏置的电源产生器LCD屏需要特殊的供电,用于背景照明和LCD偏置,现在使用的小尺寸LCD大多数使用LED作为背光,以及一10V的偏置电压,本设计使用的LCD屏是2路各4个白光LED串联,每路需要的供电电压约为10V,电流为20mA。LCD偏置电压为一10V,电流为3—5mA。这些电源利用LCD控制器内部的电源控制器实现。如图2所示,由L1、V1构成升压型DC—DC转换器,L1为高频功率电感,V1为高频小功率开关晶体管。C4和R1构成的微分电路可以提高V1的导通和关闭速度,有利于提高电源效率,V1由脉冲宽度调制信号控制,在导通期间使用L1存储能量,在关闭时电感向负载释放能量,这样V1的集电极上生成高压脉冲信号,这个信号经过D1、C3和C6整流滤波后得到用于LED供电正电压,同样经过C2隔直流后再整流滤波得到用于LCD偏置的负电压,注意,电容C7是正端接地的。LED电流限制使用图3所示的电路,V3和V4为LED驱动管,V2为电流采样管,V2、V3、V4是3个型号相同的晶体管。这3个晶体管的基级相连,因而基极电压相等。因为型号相同,所以基极到发射极电压近似相等,于是,R3、R6、R7上的压降近似相等,

这样R3、R4上的电流被转换为R2上的反馈电压。控制器根据反馈电压自动调整图2中的PWM控制信号的占空比,从而改变输出LED供电电压,使反馈电压稳定在0.6V,通过LED的电流稳定在22mA,LCD偏置电压大约稳定在一10V。叶25V3音光驱动电游及LCD伯置电演产生器3数字倍频及数据分解实现RGB565-RGB888转换器用XC9536实现,如图4所示,来自LCD控制器的信号为:16b数据L_DD0..15、同步信号L_FCLK及L_LCLK、点时钟信号L_PCLK,输出到LCD屏的信号为:8b数据信号LCD_D0..7、同步信号LCD_VSYNC及LCD_HSYNC、时钟信号LCD_DCLK。X7CLK来自于48M赫兹的晶体振荡器,使用VerilogHDL开发。如果连接无误,则上电后加载带有TFT屏驱动的嵌入式Linux内核,一般在LCD屏左上角能看到企鹅图案,如果实际显示的图案位置和色彩不正确,则需要根据实际看到的图像调整LCD控制寄存器中的时序设置,实现正确的显示。

IOIICrOCKI1310/QCKi1OStO'CCOlotJOvGTSlro?IO/GTS25IOIICrOCKI1310/QCKi1OStO'CCOlotJOvGTSlro?IO/GTS25IOGSRIO?IOSIO*>IOI0IOH1012心口1014IOi5IOLATCK.l(iiiIMSIQCHTDIIOL9TIM)IOZO1俳1Ml”VCCENT1023VCCTKTVCCJO10251物CND1027CND102K<JNU昭J.C'DDUK4JLtVI.K1赠PCIKI.I)IX}.I$ll95掐ICK心例括I'MS995j&2TD[2jy5UTtX)\j._npis\LDM\j--pnuXJIJDI2\lbNi7\i/nnio罚[。仍xL~b^\[DIMsjrnr*DE\l._DDL5cmLFTT.IC.Lh】_、SY陶L_LCLKLC

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论