数字定时器资料

1、北京理工大学本科生课程设计（论文） 1北京理工大学本科生课程设计（论文）第 1 章 1.1 设计目的1、学习掌握电子技术基础知识和具体电路设计能力；2、熟练掌握 EDA 仿真的使用方法；3、增强学生的实践能力和遇到各种问题后寻找问题原因、解决问题的能力。1.2 设计要求1、计时显示范围要求自 00 时 00 分 00 秒到 23 时 59 分 59 秒；2、具有校时功能，可对小时、分、秒分别进行校准；3、要求预选时刻到达时被控对象连续响次，即响 1 秒停 1 秒。10 秒，蜂鸣器在 10 秒内断续鸣叫 5第 2 章 2.1 工作原理数字定时器由振荡电路、分频电路、计时电路、数码管显示电路、校时

2、电路和闹钟电路组成。由振荡电路产生 2Hz 的方波信号，经分频器产生 1Hz 和 0.5Hz 的信号，其中计时电路用 1Hz 0.5Hz 2Hz 与 1Hz 信号。计时电路使用的是 6 片 CD4518 和 5 片 CD4028 ，分秒计数器为 60 进制，时计数器为 24 进制，CD4028 输出进位脉冲给下一位的 CP 端。当计数器满 24 小时时，输出清零信号给各计数器完成清零，重新计数。校时电路由些门电路组成，闹钟电路由门电路和蜂鸣器组成。CD4015 与一2.2 分部设计与仿真2.2.1 振荡电路振荡电路可用 555 定时器与 RC 组成的电路实现，如图 2-1 所示。2北京理工大学

3、本科生课程设计（论文）图 2-1 555 定时器 RC振荡电路OUT管脚输出的即为 2Hz的方波信号。2.2.2 分频电路因为需要用到 1Hz与 0.5Hz的方波信号，所以把 74LS160 设计成分频器，把振荡电路 2Hz的信号接到 CLK管脚，则其 QA端输出的为 1Hz方波信号， QB端输出的为 0.5Hz方波信号，电路如图 2-2所示。图 2-2 分频电路3北京理工大学本科生课程设计（论文）2.2.3 计时电路计时电路由 6片 CD4518 和 5片 CD4028 CD4518 负责计数，CD4028负责进位。秒的个位的输出作为第一片 CD4028 的输入，因为秒的个位是 10进制，所

4、以第一片 CD4028 的 00 端接秒的十位所对应 CD4518 的 CP 作为第二片 CD4028 的输入，因为秒的十位是 6 进制，所以第二片 CD4028 的06 端接分的个位所对应 CD4518 的 CP 端，以此类推。最后秒的个位所对应CD4518 的 CP 接 1Hz 方波信号。分、秒的个位对应的计数器清零端接低电平，十位对应的计数器清零端接由低电平和前一位进位信号的或门， 时的清零端接十位 B 端口和个位 C 端口的秒的 60 进位后清零以及时的 24 2-3 所示。图 2-3 计时电路2.2.4 数码管显示电路将 CD4518 的输出接译码器 74LS48 的输入，数码管使用

5、的是共阴极 7 段数码管，将 74LS48 的输出与数码管一一对应连接即可。如图2-4 所示。4北京理工大学本科生课程设计（论文）图 2-4 数码管显示电路2.2.5 校时电路校时电路主要使用的芯片为移位寄存器CD4015 ，以达到“计时校时CD4015 的输出 Q0Q1Q2Q3校分校秒计时”的循环。通过门电路使在“000010000100001000010000”间循环，其中， 0000代表暂停， 1000 代表计时， 0100 代表校时， 0010 代表校分， 0001 代表校秒。如图 2-5 所示。图 2-5 状态循环电路校秒部分，将 Q3 和 2Hz 信号与， Q0 和 1Hz 信号与

6、，两者或，接秒个位对应 CD4518 的 CP 端即可完成秒的校时功能，如图 2-6 所示。5北京理工大学本科生课程设计（论文）校分部分，将 Q2 和 2Hz 信号与， Q0 和秒的十位进位信号与，两者或，接分个位对应 CD4518 的 CP 端即可完成分的校时功能，如图 2-7 所示。校分部分，将 Q1 和 2Hz 信号与， Q0 和分的十位进位信号与，两者或，接时个位对应 CD4518 的 CP 端即可完成时的校时功能，如图 2-8 所示。图 2-6 秒校时电路图 2-7 分校时电路图 2-8 时校时电路2.2.6 闹钟电路预定时间假设为 7 点 05 分，到达此时间后，蜂鸣器在 10 秒

7、内响停 5 次，因此需要一个 0.5Hz 的方波信号和译码信号与后给蜂鸣器。将时的个位的ABC端口接与门，即 0111=7 点时输出高电平，将分的个位的 AC 端口接与门，其输出和 B 的非再接与门，即 0101=5 分时输出高电平，将秒的十位的 AB 端口或门，6北京理工大学本科生课程设计（论文）其输出和 C 端口接或非门， 即 0X 秒时输出高电平而 10 秒后输出低电平， 最后将之前所有的输出接与门，并和 0.5Hz 信号与门后接蜂鸣器，这样就实现了 7点 05 分时蜂鸣器响 10 秒，并且是响 1 秒停 1 秒。闹钟电路如图 2-9 所示。图 2-9 闹钟电路2.3 总体电路图图 2-

8、10 总体电路由右上角的 555 定时器 RC 振荡电路给出 2Hz 1Hz7北京理工大学本科生课程设计（论文）和 0.5Hz 信号。右下角为 CD4015 搭建的状态循环电路，即按动开关可以使数字定时器在“计时校时校分校秒暂停计时” 这几个状态中循环， 并且因为有与门锁存进位部分，校时时不会产生进位，只有计时时才有进位。左上 6 片 CD4518 、5 片 CD4028 和 6 片数码管构成计时电路和显示电路，时、分、秒的个位 CP 端由校时部分提供，十位 CP 端由个位进位信号提供，从而构成满足要求的计时电路。计时电路右侧的逻辑门电路部分为闹钟电路， 通过对时的个位、分的个位、秒的十位各个

9、输出端口进行逻辑门控制，完成秒的要求。7 点 05 分蜂鸣器响停 5 次共 10第 3 章 3.1 遇到的问题在仿真阶段，我们组用的都是 74LS160 为主体搭建的电路，而进行硬件实验的第一天， 实验室没有足够的 74LS160 芯片，所以我们组的仿真方案无法实现，于是我们临时改用了 CD4518 和 CD4028 ，一边设计一边连线，有不明白的地方请教了其他组的同学，最终完成了这部分电路的改动。硬件实验过程中，老师说 555 定时器提供的信号不稳定，要求用晶振产生方波信号，于是在查阅资料后，我们完成了对振荡电路部分的改动，使用32768Hz 晶振来产生实验所需信号。另外在仿真时，我们用了

10、6 个开关来对时、分、秒的十位和个位分别进行校时控制，但是硬件实验时被老师否决了，因为开关过多不切实际。之后我们组在请教其他组同学后用了 CD4015 来达到校时目的。最后我们组有一个问题一直没有解决， 就是校时的时候时部分的 24 清零，我们组出现了 23 后直接跳到 10 发现没有连接错误，更换了芯片，发现问题依然存在，更换了芯片在面包板的位置也没有解决问题。在请教郝老师后，确认我们的原理是对的，经过1 天多对这个小问题的检查，我们也没有找到问题的原因，是此次课程设计的一个遗憾。3.2 实验结果8北京理工大学本科生课程设计（论文）根据仿真电路和之后硬件实验过程中遇到的问题，我们分块搭建了电

11、路，最后将计时、校时、晶振、闹钟电路连成整体，除了上面提到的那个未解决的小问题，其他功能都能很好的实现。实际连线如图3-1 所示。图 3-1 硬件实验连线图3.3 实验器材使用情况74LS16074LS32 20PF 电容导线若干9北京理工大学本科生课程设计（论文）第 4 章 这次电子技术课程设计主要运用的都是数电、模电的知识，我们组选的题是关于数电的，因此，我们在设计之前，对数电的知识进行了一定的复习，如各个芯片的管脚功能，进位、清零方法等等。数字定时器的电路设计比较复杂，和之前的数电实验相比难度大了很多，在设计仿真的时候，要考虑的东西多了，导线也很密，需要我十分细心并且有耐心。仿真很成功，

12、但是硬件实验的时候却出现了实验器材不同、实际情况不同需要修改电路等情况， 这考察了我们的临时应变能力， 同时也让我们认识到，设计一个产品不仅仅要达到要求，更要切合实际，做到精益求精。我们组在课程设计过程中也遇到了不少的问题， 面对问题，我们没有放弃，而是从各个方面仔细寻找，解决了绝大多数问题。然而，到最后验收，我们仍有一个小问题没有解决，就是校时时的24 清零，我们的电路在校时时，到了23 后不是清零，而是跳到了 10，为了解决这个问题，我们两个人差不多检查了 1 天多的电路。先是从原理方面，经过多次确认逻辑门等线路是没有问题的，再从导线连接方面， 我们俩轮流排查了几次， 发现没有接错、接触不良的问题，然后换了芯片和芯片在面包板的位置，依旧不能解决。经老师提示，我们用表笔进行了测量， 发现芯片清零端会强制产生低电平， 而那个端口之前是不接导线的。这个问题困扰了我们很久最后也没解决，是这次课程设计的一