第12章触发器与时序逻辑电路-课件

1、第12章 触发器与时序逻辑电路 12.1 双稳态触发器12.2 时序逻辑电路分析 12.4 计数器12.3 寄存器主页面第12章 触发器与时序逻辑电路 12.1 双稳态触发器1【知识要求】了解时序逻辑电路的特点；掌握触发器的电路结构与工作原理；学会时序逻辑电路的基本分析方法。【知识要求】了解时序逻辑电路的特点；具备数字集成块的识别与简单应用能力；具有常用测量仪表的使用能力；具备线路板元件插装和焊接能力。【能力要求】具备数字集成块的识别与简单应用能力；【能力要求】根据触发器电路结构特点根据触发器逻辑功能不同时序逻辑电路分同步和异步时序逻辑电路基本RS触发器同步RS触发器主从触发器维持阻塞触发器C

2、MOS边沿触发器RS触发器JK触发器T触发器D触发器根据触发器电路结构特点根据触发器逻辑功能不同时序逻辑电路分同12.1 双稳态触发器12.1.1基本RS触发器的电路结构和动作特点 电路结构 输入端输出端1态与0态称为1态称为0态现态与次态SRQQ12.1 双稳态触发器12.1.1基本RS触发器的电路结构110逻辑功能复位端触发器原态为1触发器次态为0触发器原态为010100SRQQ01011010110逻辑功能复位端触发器原态为1触发器次态为0触发器原态为001触发器原态为1触发器次态为1触发器原态为010101SRQQ01101101置位端001触发器原态为1触发器次态为1触发器原态为01

3、0101011触发器原态为1触发器次态为1触发器原态为010101SRQQ01011011触发器次态为0011触发器原态为1触发器次态为1触发器原态为010101这种状态是触发器工作的非正常状态，是不允许出现的。 SRQQ00次态都为111这种状态是触发器工作的非正常状态，是不允许出现的。 SRRS触发器的特性表不可用置0（复位）置1（置位）记忆1*1*0011010 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1功 能Qn+1 Qn低电平有效逻辑符号 Q QSRRS触发器的特性表不可用1*0 0 0功工作波形 QQ不定不定RS置0保持保持置1置0 置1 不定工作

4、波形 QQ不定不定RS置0保持保持置1置0 置1 不或非门组成的基本RS触发器高电平有效置1端(置位端)置0端(复位端) Q QSR11SRQQ或非门组成的基本RS触发器高电平有效置1端(置位端)置0端(或非门组成的基本RS触发器的特性表 0111001*1*0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1R S Qn记忆置1置0不可用或非门组成的基本RS触发器的特性表 00 0 12.1.2主从RS触发器及主从JK触发器1.主从RS触发器SRQQCPQQ 1G1G2G3G4G5G7G6G8G9主、从触发器CP脉冲相反从触发器主触发器12.1.2主从RS

5、触发器及主从JK触发器1.主从RS触发器SRQQCPQQ 1G1G2G3G4G5G7G6G8G9当CP=1时 CP=0主触发器工作从触发器被封锁RS确定主触发器状态从触发器保持状态不变10SRQQCPQQ 1G1G2G3G4GSRQQCPQQG1 1G1G2G3G4G5G7G6G8G9当CP从1变到0 主触发器被封锁状态不变从触发器接收主触发器输出端状态，从触发器的状态变化SRQQCPQQG1 1G1G2G3G特性表 010111001*1* 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1R S QnCP表示延迟脉冲下降沿到来状态变化记忆（保持）

6、符号 QSR QCPC1特性表 0 0Qn+1R S特征方程 约束条件 状态转换图 0 1R=0S=R=0S=1R=1S=0R=S=0特征方程 约束条件 状态转换图 0 1R=0R=0R波形图 RQCPS1234567波形图 RQCPS12345671.主从RS触发器主、从触发器CP脉冲相反从触发器主触发器JKQQCPQQ 1G1G2G3G4G5G7G6G8G91.主从RS触发器主、从触发器CP脉冲相反从触发器主触发器特性表 0101001110 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1 J K QnCP脉冲下降沿到来状态变化保持符号 记忆

7、（保持）置0置1翻转 QJK QCPC1特性表 0 0Qn+1 J 特征方程状态转换图 0 1J= K=0J=1K=J=K=1J=0K=特征方程状态转换图 0 1J= K=0J=1J=波形图 QCPKJ1234567波形图 QCPKJ123456712.1.3D触发器主触发器从触发器DTG1CPCPTG2CPCP1G11 G2DTG1CPCPTG2CPCP1G31 G4QQ12.1.3D触发器主触发器从触发器DTG1CPCPTG2C特性表 Qn0101Qn+1DCP脉冲上升沿到来状态变化符号 QD QCPC1特性表 QnQn+1DCP脉冲上升沿到来状态变化符号 特征方程状态转换图 0 1D=1

8、D=1D=0D=0特征方程状态转换图 0 1D=1D=1D=0D=0波形图 QCPD1234567波形图 QCPD123456712.2 时序逻辑电路分析12.2.1 时序电路的基本分析方法 写方程求状态方程进行计算画状态图、列状态表、画时序图 功能说明 12.2 时序逻辑电路分析12.2.1 时序电路的基本分析12.2.2时序逻辑电路分析举例 1.写出方程 时钟方程：各触发器的触发时钟是相同的输出方程：分析时序逻辑电路。 FF1FF2JKJKJK&CPYC1C1C1FF0 QQQQQQ12.2.2时序逻辑电路分析举例 1.写出方程 时钟方2.求状态方程将驱动方程代入JK触发器特征方程 得触发

9、器状态方程 驱动方程2.求状态方程将驱动方程代入JK触发器特征方程 得触发器状3.进行计算，列状态表 现态次态输出Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1Y000001100101110101011011111110000001010101110100111111013.进行计算，列状态表 现态次态输出Q2nQ1nQ0nQ2n4.画状态图和时序图 /1 000 001 011 111 110 100 /1 /1 /1 /1 /0 101 010 /1 /1有效状态与有效循环无效状态与无效循环能自启动：在时序逻辑电路中，虽然存在无效状态，但他们没有形成循环，这样的时序电路叫能自启动的时序

10、电路。不能自启动：若有无效状态存在，它们之间又形成了循环，这样的时序电路被称之为不能自启动的时序电路。本例电路就不能自启动。4.画状态图和时序图 /1 000 001 YQ0Q1Q2YQ0Q1Q2分析时序逻辑电路。 DDD&CPC1C1C1&FF1FF2FF0QQQQQQQ0Q1Q2分析时序逻辑电路。 DDD&CPC1C1C1&FF1FF2F1.写出方程 时钟方程：CP0CP2CP，CP1 2.求状态方程将驱动方程代入JK触发器特征方程 得触发器状态方程 驱动方程1.写出方程 时钟方程：CP0CP2CP，CP13.进行计算，列状态表 CP0 CP1 CP2001111CP0 CP2010011

11、CP0 CP1 CP2010101CP0 CP2000001CP0 CP1 CP2001110CP0 CP2110010CP0 CP1 CP2010100CP0 CP2100000时钟条件Q0n+1Q1n+1Q2n+1Q0nQ1nQ2n备注次态现态3.进行计算，列状态表 CP0 CP1 CP2001111C4.画状态图和时序图 000 001 010 011 100 101 110 1114.画状态图和时序图 000 001 010CPQ0Q1Q2CPQ0Q1Q212.3 寄存器12.3.1数据寄存器输入01011100输出CPQDFF3D3Q3QQDFF3D2Q2QQDFF3D1Q1QQDF

12、F3D0Q0Q12.3 寄存器12.3.1数据寄存器输入0101110012.3.2移位寄存器CPQ2Q1Q3Q0 DC1FF0 Q Q DC1FF0 Q Q DC1FF0 Q Q DC1FF0 Q Q并行输出串行输入串行输出100 0 011010 0 011 0 001 1 010 1 112.3.2移位寄存器CPQ2Q1Q3Q0 DFF0 Q控制寄存器的功能CPS0S1Q0Q1Q2Q3D0D1D2D3DILDIRR异步清零端右移数据输入端左移数据输入端12.3.3移位寄存器控制寄存器的功能CPS0S1Q0Q1Q2Q3D0D1D2D374LS194功能表 CPS1 S0功 能0 置零10

13、0保 持10 1右 移11 0左 移11 1并行输入 74LS194功能表 CPS1 S0功 12.4 计数器分类 按计数值的增减异步计数器同步计数器按时钟脉冲输入 二进制计数器十进制计数器 N 进制计数器按计数容量加法计数器可逆计数器减法计数器12.4 计数器分类 按计数值的增减异步计数器同步计12.4.1二进制计数器 由JK触发器组成的异步二进制加法计数器 当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.每来一个CP翻转一次当低位触发器输出由1变 0 时翻转 JC1 K JC1 KCPFF1 JC1 KQ0Q1 JC1 KFF3Q2Q3FF0FF2QQQQQQQQ12.4.1二

14、进制计数器 由JK触发器组成的异步二进制加法计四位二进制加法计数器的状态表Q3 Q2 Q1 Q0CP0123456780 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 09101112131415161 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 0CPQ3 Q2 Q1 Q0四位二进制加法计数器的状态表Q3 Q2 Q1 Q000四位二进制加法计数器的工作波形图 Q3CP12345678910111213141516 Q0 Q1 Q22分频4分频8分频16分频四

15、位二进制加法计数器的工作波形图 Q3CP12345678912.4.2十进制计数器由JK触发器组成的8421码十进制加法计数器 第1位触发器J0=K0=1，FF0翻转受输入的计数脉冲控制。第2位触发器J1=Q 3，FF1翻转受FF3的控制。第3位触发器J2=K2=1，FF2翻转受FF1控制。 第4位触发器J3 =Q1Q2，CP3 =Q0 。当Q1=Q2=1且Q0由10时，FF3才翻转。而Q2=Q1=Q0=1是第7个脉冲状态，当第8个脉冲的下降沿到来时，Q0由10，FF3翻转，由01。JC1 KCPQ0Q1FF3Q2Q3 JC1 K JC1 KFF1 JC1 KFF3FF0FF2QQQQQQQQ

16、12.4.2十进制计数器由JK触发器组成的8421码十进制加十进制计数器的状态表Q3 Q2 Q1 Q0CP0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0十进制计数器的状态表Q3 Q2 Q1 Q000 0十进制加法计数器的工作波形图 Q0Q1Q2Q3CP12345678910十进制加法计数器的工作波形图 Q0Q1Q2Q3CP123451.集成二进制计数器74LS161、74LS163异步清零端同步置数端TT=TP=1计数进位端12.4.3集成计数器及其应用TT

17、C0Q3Q2Q1Q0D3D2D1D0LDCRTP74LS161CP1.集成二进制计数器74LS161、74LS163异步清零端74LS161功能表输入输出功能CRLDTTTPCPD3D2D1D0Q3 Q2 Q1 Q000 0 0 0异步清零10d3d2d1d0d3 d2 d1 d0同步置数111100保持保持1111当计到1111时C1计数 74LS163具有同步清零功能。其余功能与74LS161相同。74LS161功能表输入输出功能CRLDTTTPCPD3D2 74LS160当计到1001时C1，其余功能与74LS161相同。3.二-五-十进制异步加法计数器74LS290 CPA QA QB

18、 QC QD74LS290 CPBR9（1 ）R9（2）R0（1 ） R 0（2）置9端R9（1 ） =R9（2）=1输出为1001置0端R9（1 ）R9（2）=0R0（1 ）= R 0（2）=1输出为00002.集成二进制计数器74LS160 74LS160当计到1001时C1，其余功能R9（1 ）R9（2）=0R0（1 ） R 0（2）=0计数QD、QC、QB 、QA为8421码十进制计数状态输出端QA 、QB 、QC 、QD为5421码十进制计数状态输出端CPA QA QB QC QD74LS290CPBR9（1 ）R9（2）R0（1 ） R 0（2）R9（1 ）R9（2）=0QD、QC

19、、QB 、QA为84212.集成计数器的应用异步清零法:异步清零法适用于具有异步清零端的集成计数器。只要异步清零端出现清零有效信号，计数器便立即被清零。因此，在输入第N个计数脉冲CP后，通过控制电路产生一个清零信号加到异步清零端上，使计数器回零，则可获得N进制计数器。 2.集成计数器的应用异步清零法:异步清零法适用于具有异步清零74LS161异步清零法组成的七进制计数器 11TTC0Q3Q2Q1Q0D3D2D1D0LDCRTP74LS161CP74LS161异步清零法组成的七进制计数器 同步清零法: 同步清零法适用于具有同步清零端的集成计数器。与异步清零不同，同步清零输入端获得有效信号后，计数器并不能立即清零，只是为清零创造条件，还需要再输入一个计数脉冲CP，计数器才能被清零。因此利用同步清零端获得N进制计数器