计数器工作原理及应用

1、除了计数功能外，计数器产品还有一些附加功能，如异步复位、预置数（注意，有同步预置数和异步预置数两种。前者受时钟脉冲控制，后者不受时钟脉冲控制）、保持（注意，有保持进位和不保持进位两种）。虽然计数器产品一般只有二进制和十进制两种，有了这些附加功能，我们就可以方便地用我们可以得到的计数器来构成任意进制的计数器。下面我们举两个例子。在这两个例子中，我们分别用同步十进制加法计数器 74LS160 构成一个六进制计数器和一个一百进制计数器。因为六进制计数器的有效状态有六个，而十进制计数器的有效状态有十个，所以用十进制计数器构成六进制计数器时，我们只需保留十进制计数器的六个状态即可。74LS160 的十个

2、有效状态是 BCD 编码的，即 0000、0001、0010、0011、0100、0101、0110、0111、1000、1001图 5-1。我们保留哪六个状态呢？理论上，我们保留哪六个状态都行。然而，为了使电路最简单，保留哪六个状态还是有一点讲究的。一般情况下，我们总是保留 0000 和 1001 两个状态。因为 74LS160 从 1001 变化到 0000 0000 和 1001 们就可以利用 74LS160 的进位输出端作为六进制计数器的进位输出端了。于是，六进制计数器的状态循环可以是 和 1001，也可以是和 1001。我们不妨采用 0000、0001、0010、0011、0100

3、和 1001 这六个状态。如何让74LS160从0100状态跳到1001状态呢？我们用一个混合逻辑与非门构成一个译码器图5.3.37b，当74LS160 的状态为 0100 时，与非门输出低电平，这个低电平使74LS160 工作在预置数状态，当下一个时钟脉冲到来时，由于等于 1001，74LS160 就会预置成 1001，从而我们实现了状态跳跃。比这个方案稍微繁琐一点的是利用 74LS160 一个由混合逻辑与非门构成的译码器。图 5.3.34 用置零法将 74LS160 接成六进制计数器不过，这个译码器当输入为 0110 时才输出低电平，使 74LS160 异步复位，进入 0000 这个状态。

4、从 0000 依次变为 0110 状态图 5-2。可能有人说：“不对！这个电路总共有七个状态，应该是七进制计数器呀！”我们我们仔细分析一下。假设74LS160 的初始状态为 0000，第一个时钟脉冲到达后，它的状态变为0 0101，第六个时钟脉冲到达后，它的状态变为 0110。当 74LS160 处于 0110 这个状态时，译码器输出低电平，使 74LS160 异步复位，进入0000 这个状态。这段话里，“异步复位”是一个关键词。与同步复位不同， 的状态就变成了 0000。理想情况下，74LS160 在第六个时钟周期内首先在 0110 状态停留片刻，然后就稳定地停留在 0000 状态。0 从

5、0000 状态出发，经过六个（而不是七个）时钟周期又回到了 0000 状态，也就是说，每六个（而不是七个）时钟脉冲就使74LS160 的状态循环一次。因此，这个电路是一个六进制计数器。计数循环中包括 和 0101 这六个稳定状态。可能有人说：“唔，听你这么一解释，我也觉得它是六进制计数器。不过，把七个状态算成六个总是有点儿别扭。唉，只要它能工作，我就不计较它是经历六个状态还是七个状态了。”我说：“对，我也这样想。然而，事与愿违呀！不改进的话，这个电路还真不能工作。”为什么呢？我们知道，计数器的状态是触发器记忆的。74LS160 有四个触发器，分别记忆。这四个触发器的工作速度是有差异的。在 74

6、LS160 从 0110 变成0000 的过程中， 和 的状态不变， 和 的状态要从 1 变成 0。我们假设 比 快，那么 刚刚从 1 变 0 时， 仍然处于 1 的异步复位信号就消失了。在异步复位信号持续时间过短的情况下， 将保持 1 状态不变。于是 74LS160 将停留在 0010 状态，而不是我们期望的0000 状态。显然，这是一种竞争冒险现象，因为74LS160 是否能够从 0110 变成0000取决于 和 5.3.36。两个与非门构成了 RS 锁存器，以它的 端输出的低电平作为 74LS160 的异步复位信号。若 74LS160 从 0000 状态开始计数，则第六个时钟脉冲上升沿到

7、达时进入0110状态，使RS 锁存器置位， 端输 在 0110 状态作短暂停留后，迅速转入其它状态，如0010 或 0100，译码器输出的负脉冲消失。如果我们把这个窄脉冲直接作为 74LS160 的异步复位信号，计数器不一定能够可靠地工作。如果我们把这个窄脉冲作为 RS 锁存器的置位信号，把时钟脉冲作为 RS 锁存器的复位信号，再将 RS 锁存器的 作为 74LS160 的异步复位信号，计数器一定能够可靠地工作，因为 输出的负脉冲的宽度与时钟脉冲高电平的持续时间相等。第二个例子要求我们构成一百进制计数器，也就是说，计数器的状态为 0010 到 9910。因为 100等于 10 乘以 10，所以

8、我们可以用两个 74LS160 构成一个一百进制计数器，其中一个计数器的状态表示个位数，另一个计数器的状态表示十位数，后者在前者的进位信号控制下计数。我们有两种方案。第一种方案称为并行进位方式图 5.3.39。这种方案的特点是两个 74LS160 的 CP 端都接到时钟脉冲上。不过，第一个74LS160 始终工作在计数方式，每一个时钟脉冲都使其状态发生变化；第一个74LS160只有在第一个 74LS160 进位输出为高电平是才工作在计数方式，每十个时钟脉冲才使其状态发生变化。若计数器从 0010 状态开始计数，则第九个时钟脉冲到达后，第一个74LS160 的状态变为 910 且进位输出变为高电

9、平，使第二个74LS160 进入计数方式。因为第二个74LS160 进入计数方式的时间比第九个时钟脉冲到达的时间晚，就是说，第九个时钟脉冲到达时第二个 74LS160 尚未进入计数方式，所以，第九个时钟脉冲并不能使第二个 74LS160的状态发生变化，其状态仍为 010。于是，计数器的状态为 0910。第十个时钟脉冲到达后，第一个 74LS160 的状态变为 010 74LS160 74LS160 退出计数方式的时间比第十个时钟脉冲到达的时间晚，就是说，第十个时钟脉冲到达时第二个74LS160尚未退出计数方式，所以，第十个时钟脉冲使第二个 74LS160 的状态发生变化，其状态变为 110。于

10、是，计数器的状态为 74LS160 都始终工作在计数方式。不过，第一个 74LS160 的 CP 端接到时钟脉冲上，每一个时钟脉冲都使其状态发生变化；第一个 74LS160 的 CP 端接到第一个 74LS160 进位输出上，每十个时钟脉冲才使其状态发生变化。经常有学生问：“为什么在第一个74LS160 的进位输出端和第二个 74LS160 的时钟脉冲输入端之间要加上一个非门呢？”这里面有点儿奥妙。若计数器从 0010 状态开始计数，则第九个时钟脉冲到达后，第一个 74LS160 的状态变为 910 且进位输出变为高电平。如果没有这个非门，第一个 74LS160 的进位输出端的电平变化将使第二

11、个 74LS160 的状态发生变化，其状态变为110。于是计数器的状态就从0810 变成 1910，而不是我们所希望的 74LS160 的进位输出端的脉冲 74LS160 的进位输出端的电平变化并不能使第二个 74LS160 的状态发生变化，其状态仍为 010。于是计数器的状态就从 0810 变成我们所希望的 0910。第十个时钟脉冲到达后，第一个74LS160 的状态变为 010 且进位输出变为低电平。因为第一个74LS160 的进位输出端 74LS160 的进位输出端的电平变化使第二个 74LS160 的状态发生变化，其状态变为 110。于是计数器的状态又从 0910 变成 1010。我们再举一个用 74LS160