手机PCB-布局及布线方案

1、 /31文档可自由编辑手机PCBLAYOUT目的：是为PCB设计者提供必须遵循的规则和约定。提髙PCB设计质量和设计效率。提髙PCB的可生产性、可测试、可维护性手机PCB设计最大的特点：集成度髙，集成了ABB,DBB,JPEG和PMU给Layout带来：“217Hz”noise问题；电源，数字和模拟部分的相互干扰问题；更复杂的EMI/EMC问题；第一节：设计任务受理APCB设计申请流程当硬件项目人员需要进行PCB设计时，须在PCB设计投板申请表中提出投板申请，并经其项目经理和计划处批准后，流程状态到达指定的PCB设计部门审批，此时硬件项目人员须准备好以下资料：经过评审的，完全正确的原理图，包括

2、纸面文件和电子件；带有MRPII元件编码的正式的BOM；PCB结构图，应标明外形尺寸、安装孔大小及定位尺寸、接插件定位尺寸、禁止布线区等相关尺寸；对于新器件，即无MRPII编码的器件，需要提供封装资料；以上资料经指定的PCB设计部门审批合格并指定PCB设计者后方可开始PCB设计。理解设计要求并制定设计计划仔细审读原理图，理解电路的工作条件。如模拟电路的工作频率，数字电路的工作速度等与布线要求相关的要素。理解电路的基本功能、在系统中的作用等相关问题。在与原理图设计者充分交流的基础上，确认板上的关键网络，如电源、时钟、髙速总线等，了解其布线要求。理解板上的髙速器件及其布线要求。根据硬件原理图设计规

3、范的要求，对原理图进行规范性审查。对于原理图中不符合硬件原理图设计规范的地方，要明确指出，并积极协助原理图设计者进行修改。在与原理图设计者交流的基础上制定出单板的PCB设计计划，填写设计记录表，计划要包含设计过程中原理图输入、布局完成、布线完成、信号完整性分析、光绘完成等关键检查点的时间要求。设计计划应由PCB设计者和原理图设计者双方签字认可。必要时，设计计划应征得上级主管的批准。第二节：设计过程创建网络表网络表是原理图与PCB的接口文件,PCB设计人员应根据所用的原理图和PCB设计工具的特性，选用正确的网络表格式，创建符合要求的网络表。创建网络表的过程中，应根据原理图设计工具的特性，积极协助

4、原理图设计者排除错误。保证网络表的正确性和完整性。确定器件的封装(PCBFOOTPRINT).创建PCB板根据单板结构图或对应的标准板框，创建PCB设计文件；注意正确选定单板坐标原点的位置，原点的设置原则：单板左边和下边的延长线交汇点。单板左下角的第一个焊盘。板框四周倒圆角，倒角半径5mm。特殊情况参考结构设计要求。布局根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性。按工艺设计规范的要求进行尺寸标注。根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据某些元件的特殊要求，设置禁止布线区。综合考虑PCB性能和加工的效率选

5、择加工流程。加工工艺的优选顺序为：元件面单面贴装元件面贴、插混装（元件面插装焊接面贴装一次波峰成型）双面贴装元件面贴插混装、焊接面贴装。但对手机小而薄的特点，手机单板的组装形式通常为双面全SMD。组装形式示意图PCB设计特征I、单面全SMD111111）仅一面装有SMD1II、双面全SMDA/B面装有SMDrIII、单面元件混装n.仅A面装有元件，既有SMD又有THC匚11IV、A面元件混装B面仅贴简单SMD1-1A面混装，B面仅装简单SMDV、A面插件B面仅贴简单SMD14-A面装THC，B面仅装简单SMD注：简单SMDCHIP、SOT、引线中心距大于1mm的SOP。布局操作的基本原则遵照“

6、先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分相同结构电路部分，尽可能采用“对称式”标准布局；按照均匀分布、重心平衡、版面美观的标准优化布局；器件布局栅格的设置，一般IC器件布局时，栅格应为50100mil,小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于25mil。如有特殊布局要求，应双方沟通后确定。同类型插装元器件在X或

7、Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验。发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需要接地时,应采用分布接地小孔的方式与地平面连接。焊接面的贴装元件采用波峰焊接生产工艺时，阻、容件轴向要与波峰焊传送方向垂直，阻排及SOP(PIN间距大于等于1.27mm)元器件轴向与传送方向平行；PIN间距小于1.27mm

8、(50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。对于手机板元器件的间距建议按照以下原则设计(其中间隙指不同元器件最小间隙含焊盘间的间隙或元件体间隙)。PLCC、QFP、SOP各自之间和相互之间间隙$0.5mm(20mil)。PLCC、QFP、SOP与Chip、SOT之间间隙$0.3mm(12mil)。Chip、SOT各自之间和相互之间的间隙$0.3mm(12mil)。BGA外形与其他元器件的间隙上0.45mm(17.7mil)o如果考虑要Underfill,BGA外形(至少是一边)与其他元器件的间隙$0.7mm(28mil)。0.7mm的间隙作为点胶边.如果有位置相邻

9、的多个BGA元件，则点胶边的位置应一致。PLCC表面贴转接插座与其他元器件的间隙20.5mm(20mil)。表面贴片连接器与连接器之间的间隙20.5mm(20mil)。元件到金边距离应该在0.5mm(20mil)以上。元件到拼板分离边需大于lmm(40mil)以上。(特殊元件除外,如耳机，底部连接器等)后备电池如需手工焊接，其引脚周围应留出可以用电烙铁手工焊接的空间，一般引脚一侧应至少留出2mm的空白区域，同时旁边不能有较髙的元器件，见图。IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。元件布局时,应适当考虑使用同一种电源的器件尽量放在一起,以便于将来的电源分隔

10、。用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil。匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。布局完成后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、主板和接插件的信号对应关系，经确认无误后方可开始布线。手机PCB设计布局原则:器件集中/隔离原则保持不同部分信号的回路的通畅和相对独立器件布局与信号走向考虑以电路板及器件外形轮廓为设计出发点，有如下两种自然的信号走向:从天线开始，经由接收机到基带器件，此为接收通路；从基带器件开始，经由发射机再到天线,此为发射

11、通路。根据这两种自然的信号流向来确定初始的器件布局，可以粗略地将主要的RF器件沿着代表着RX和TX的两条信号走向线摆放，以便之后的布线更清楚直接。各大主要器件之间要留有足够的空间来摆放周边辅助之用的小器件（诸如电阻、电容、电感、二三极管等）及相关走线之用。如果板上增加了周边器件或者出于保护最高优先级的走线考虑，可能需要对主要器件的摆放作一些轻微的挪动要不断调整器件位置、方向及RF连接位置以避免RF走线的交叉。如果交叉走线确实无法避免，最好是让它们90度垂直交叉，并且这些射频走线一定要用微带线或者带状线。在增加走线细节的同时，要持续地微调器件布局，直到获得一种比较合适的布局安排，所有的元件都在指

12、定的空间内，关键信号线有个很好的安排，敏感线路与其它可能的干扰源或者干扰线路有足够大的隔离等等。图1.1是MTK的一个参考布局安排。ConwJMIBI1.1MTK的参考布局ConwJMIBI1.1MTK的参考布局RF：RF部分的器件摆放请参考提供的参考设计。尤其注意滤波器、开关、隔离器等器件的位置。将收发电路功能块电路分开，并采用屏蔽盖屏蔽。布局保证RF走线尽量短，而且不要有交叉；大功率线（PA输出和从开关到天线的连线）优先级更高；RF电路集中在一个区域内并采用屏蔽结构，减小对外辐射和加强抗干扰能力，在手机里，用以加强隔离保护的屏蔽区域通常包括Rx,Tx,及基带（包含数字IC,电源管理IC）等

13、部分。屏蔽框的焊接走线要求在PCB板外层上，沿着屏蔽框的轮廓走，线宽大约是框壁厚的数倍，并且要有足够多的接地孔直接接到主地。另外，屏蔽框焊接走线要与被屏蔽区域内的器件及走线保持足够的安全距离FEM要和天线端、PA靠近，保证比较小的插入损耗13MHzTCXO远离天线口和接收前端匹配电路。滤波电路要紧靠需滤波的IC引脚I匡.I匡.BBflash(MCP)同BB,以及其他总线设备的相对位置尽量按推荐的，保证BB到flash(MCP)的走线最顺畅；晶振必须放在离芯片最近的地方，但不要放在靠近板边的地方，包括13M(26M)、32.768K。基带处理芯片及外部MEMORY尽量靠近，并采用屏蔽盖屏蔽。屏蔽

14、盖的焊接线的宽度视屏蔽盖厚度而定，但至少0.8mm，元器件距离屏蔽盖的焊接线距离至少0.3mm，同时要考虑器件的髙度是否超出屏蔽盖。电源(VBAT、LDO)电源VBAT和LDO输出线上的电容尽量靠近相应的管腿；芯片电源的滤波电容必须放在芯片PIN旁边，比如AVDDVBO、AVDDVB、AVDDBB、AVDDAUX、AVDD36、VBAT、VDD、VDDIO、VMEM、DVDD3V、V28、VDDNF、VLCD等等。EMI/ESDBB周围器件（特别是模拟部分）要严格按照参考设计FPC的EMI器件尽量靠近connector；ESD器件要就近摆放元器件与元器件外框边缘的距离大于0.25mm,般最少为

15、0.3mm，元器件距板边的距离至少0.3mm以上，结构定位器件除外升压电路，音频电路、FPC远离天线，充电电路远离RF、Audio以及其它敏感电路。AUDIO部分滤波电路的输入输出级应该相互隔离，不能有耦合设置布线约束条件报告设计参数布局基本确定后，应用PCB设计工具的统计功能，报告网络数量，网络密度，平均管脚密度等基本参数，以便确定所需要的信号布线层数。信号层数的确定可参考以下经验数据Pin密度信号层数板层数1.0以上220.6-1.0240.4-0.6460.3-0.4680.2-0.381214注：PIN密度的定义为：板面积（平方英寸）/（板上管脚总数/14）布线层数的具体确定还要考虑单

16、板的可靠性要求，信号的工作速度，制造成本和交货期等因素。2布线层设置PCB的叠层安排需要考虑如下几个内容：介质材料（介电常数）整个PCB板厚金属层数每层金属层的厚度金属层之间的介质厚度赋于各金属层的电气功能分配MTK的参考叠层设计如图1.2所示：MTK的参考叠层设计如图1.2所示：MTK射频走线：阻抗控制传输线连接射频信号源与负载的走线，其特性阻抗标称值为50欧。在手机PCB中，50Q的传输线用如下两种技术实现：微带线：走线布在PCB最外层，以其下面整个地平面为参考地，并且周边被大面积的地所包围。带状线：走线布在PCB内层，相邻的上下地平面均为其参考地，并且周边被大面积的地所包围。50Q走线参

17、考设计如下：线宽由PCB的叠层结构决定（一些参考值如下图所示）至少有两倍线宽的安全间距沿着其走线的周围要有足够多的接地孔。5(liintrace依疊稱決定nace寬度並且與其它訊號或地隔兩倍線宽，打多點via50olimth】亡foi1MTKStack-up(6Layer)IISinil:T爲藝考地*L4-6inil:I.3/L5爲參考地50aliinmkkforMTKStftck-up(8Layer)Ll-15inil:L1/L2J空，L咅爲聲考地-L5-6niil:门*爲參考地1.350口hm走线参考设计值展讯ImpedanceControl阻抗控制（八层）ReferenceGroundT

18、ypeWidthCharacteristicImpedanceToleranceLayerlLayer4Microstrip0.5mm50Q+/-5QLayer5Layer4&Layer6Stripline0.1mm50Q+/-5Q展讯常用手机叠层方法：分配方式并不是一成不变的，可依功能要求和所须绕线层要求有所适当修改，所注意的一点是关键走线层必须靠近一个完整参考平层布线层常用的布线规划八层六层L1:Component;L1：Component;L2/L3/:trace;L2：trace;L4:GND;L3：GND；L5:RF/Audiotrace;L4：power;L6:power;L5：t

19、race;L7:keypadtrace;L6：Keypad、SIML8:Keypad;Layer#12345678910Comments2LayersSIS2低速設計GP4LayersSIGPS2不易保持咼信號阻抗及低霍源阻抗(2routing)6LayersSIGS2S3PS4低速設計差的霍源，高信號阻抗(4routing)6LayersSIS2GPS3S4Criticali號放九S2(4routing)6LayersSIGS2PGS3低速信號放在S2-S3(3routing)8LayersSIS2GS3S4PS5S6高速信號放在S2-S3、較差之畫源(6routing)阻抗8LayersS

20、IGS2GPS3GS4最7ft-?.EMC一个典型的展讯8层板结构（H=lmm）10LayersSIGS2S3GPS4S5GS6最作之EMC*S4對電源雜訊容忍(6routing)度高S=Signalroutinglayer信號怖線層P=PowerG=GroundPlatingCu22artO01.phoLayer10.075/CuRCCCopper12Dielectnc0.075/OuRCCResin653.3+0.2lGHzPlatingCu20artOO2.phoLayer21/2OZCu17LAelectricFR-41JU4.1U.J(gilOHzartUUJ.phoLayerJ1/

21、UZCu17LAelectricCOREFR.-4100斗.2土0.2101GHzaiLO04.phoLayci41/2OZCu17DielectricFR-4185斗三丄0.31CII=artO05.phoLayer51/2OZCu17DielectricCOREFR-41004.2+0.2lGHzArtOUHphnLayerfi172nzr.n17Diftlrtrir：FR-4nn41n3artO07.phoLaver71/2OZCu17PlatingCu20Dielectric0.075/OuRCCResin653.3+0.2lGHzartO08.phoLayerS0.075/CuRCC

22、Copper12PlatingCu22smQOS.phoBottomSalderMasikResistInk15ratallUlt)1:/3un4pjLjui-j.jjij：.Jj.jjlP/P26V-0.3milMyei/f.zij,Tiii=2urnmiT-P/P2116(41+/-0.4mil)1:/3un4pjLjui-j.jjij：.Jj.jjlP/P26V-0.3milMyei/f.zij,Tiii=2urnmiT-P/P2116(41+/-0.4mil)Ley5O.Sqzrrr-m1込i/-iIl.irnLay40.5o7=/P2116U1+/C.-1ni)Leyj(J.buzc

23、ore0.15+/-0.02mmLoy60.5oz=/P?11做11+/C-Irii)Lfty?l/.miiii-2urnmiT-)P/PS.B+-O.amilLayBL/Soi+pJatin：ruinL.Bini)匸匚二匚一个典型的6层板结构(H=lmm)10Z=1.4mil=35um3线宽和线间距的设置线宽和线间距的设置要考虑的因素单板的密度。板的密度越高，倾向于使用更细的线宽和更窄的间隙。信号的电流强度。当信号的平均电流较大时，应考虑布线宽度所能承载的的电流，线宽可参考以下数据：PCB设计时铜箔厚度,走线宽度和电流的关系不同厚度，不同宽度的铜箔的载流量见下表:铜皮厚度35um铜皮厚度50

24、um铜皮厚度70um宽度mm电流宽度mm电流宽度mm电流50.500.150.700.200.550.200.700.200.900.300.800.301.100.301.300.401.100.401.350.401.700.501.350.501.700.502.000.601.600.601.900.602.300.802.000.802.400.802.801.002.301.002.601.0001.203.001.203.601.503.201.503.501.504.202.004.002.004.302.005.10注：用铜1皮作导线2通2过电&流时，铜箔宽度的载:流量应考表

25、中的数值降去选择考虑。在PCB设计加工中，常用0Z（盎司）作为铜皮厚度的单位，10Z铜厚的定义为1平方英尺面积内铜箔的重量为一盎，对应的物理厚度为35um；20Z铜厚为70um电路工作电压：线间距的设置应考虑其介电强度。输入150V-300V电源最小空气间隙及爬电距离一次侧二次狈线与保护地间距mm工作电压直流值或有效值V空气间隙mm爬电距离mm工作电压直流值或有效值V空气间隙mm爬电距离mm线与保护地间距mm4.050V1.01.271V150V1.41.6125V0.71.5200V2.0150V0.71.6250V2.5200V0.72.0300V1.73.2250V0.72.5400V4

26、.0600V3.06.3输入300V-600V电源最小空气间隙及爬电距离一次侧二次侧线与保护地间距mm工作电压直流值或有效值V空气间隙mm爬电距离mm工作电压直流值或有效值V空气间隙mm爬电距离mm线与保护地间距mm6.350V1.271V1.22.5150V1.6125V1.5200V2.02.0150V1.71.6250V2.02.5200V1.72.0300V2.53.2250V1.72.5400V3.54.0600V5.86.3可靠性要求。可靠性要求髙时，倾向于使用较宽的布线和较大的间距。PCB加工技术限制国际先进水平4mil/4mil国际先进水平4mil/4mil2mil/2mil推

27、荐使用最小线宽/间距6mil/6mil极限最小线宽/间距4mil/6mil下列为某国内电路板的制板加工能力：技术指标技术指标顶目U咧堆级宽0.1ii?0/4=允许扃音1心域令3M1&5犠”呈屮问距iWiij3/44/5FIT午局都匡回U有斗Mi1的rsiKFo时=TI.3rin杂环是扌挣不1Jr李1，埠环呈丹边白勺距离.:THil板専WZ.OnimJ.2mm梢或品孑1AZ.Omm目:斗干|.|；S=i扌台壶品孑1,单.対|日|柘3.Omm6.Omm单-初面如.Zmm4.-:.-4inm；:.J:1.Omm1层:1-Zmm耳大尺寸5liSE-OEimm550 xDOOmm法別視辿距离氓夕卜TK.

28、ZOfnmV-CUT:CL4mmxn宗E口煜録油窗0.111)2/生|扌吕单i力；亍九焊尊油祈或避免据线允许2M1.BIF旨工匚甘脚N冋”颜邑白色j黒各益d溟旺罡耳红邑j-TtJ-储小遂突ijii|J5XS白色.竝芭-黒芭舒庄国1峻埠.出逸規丿左一V七宁-諒/2舒-谧辰厚度C然英寸JTH100ISO层与皮谧辰厚度C然英寸JTH100ISO层与皮13让学諄主課宗库有1UUISO金區厚度13锻金于墙諒层后皮1201505SO了1内谧辰C澈半:朗辰厚度2025内夕卜层舸宁c=JO.56夕卜宗1&.5內辰O.5e4171-t=|耳严Eg)O.UB-15*1*】r-.rriTTi世戏:f问沪Cmil-J

29、-Scfclid!l-4/4.4/S.O.Sox心岂局2；3三1ozEoz&/,T/G.3xS/1O；C/10；!/1O5口z齐保讦问呼白tr窃丘下垛维不能f出于要爭伯.FR-4：*电比:局痢机拘:舉PU鋪，已烯:垸十土扳：埠:帽苗：纸扳；BT扳村；佯扳1OOmmWZOOmm300mm-i士匸I.2mrn土匸i.3mm土O.4rTirT.j禺扳専会差=（展區在.5mm、丄.connC饭厚u.匚皿皿丄g衿；IKmrrJ十K號Ll.|-咲罟占II采取单讪怕I十我一且卑貝J和为!Y倍吹卑伯Cl.Wmm4曰丁i或一匸號”函野t摊口白9趟田=土1哄C饭厚C饭厚AcillI：M匡=wL,I3WJ1.43V

30、V原则保证输入输出走线之间的良好隔离不同性质的线之间尽量用GND+VIA隔开；保证信号回路的相对独立;保证地的完整性，每个GNDPIN需要可靠连接到主GND平面(L4)；敏感线的包GND和隔离处理；EMI/ESD考虑；可靠的接地，PA电流可靠的回流路径；充足的GNDVIA,特别是PA和switchplexer下面；注意阻抗控制线，铺GND时用0.3mmclearance；KKHKWHHHWHK?；-；-；-；:：；KKHKWHHHWHK?；-；-；-；:：；-；-；-；-；-；I-!:-:I-:-:If,.,:-:w:-:kwkhkkk“:tx:IB:=;:,=;:=.1-.-:=_M:-:,

31、.,:-:M:-:.:;:-!-!-H;:-:!Ki_:.:-:“:rlxx!-!:-:!-:-:XXXMXXXXXVHXKXKHXMXXMHWXM-:-emk11:!:X:M:w:K:K:;=:-.I:zc=:h:=:=:=:=:;y.c亠彖益益:;=:-.I:zc=:H:zc=:_:=:=:=:=:;:=:DCK:“:X:X:X:“.:H:K:H;-;E-:-:l:-:X:-:-:-:-!:-:-!:-:-:-:I-;:-:I-;:-:I-;:-:XHi1XWXWMWM:=工:=!:!:KK:“:X:X:X:“.:=.=:=:=,:.=i;:=-K:CK:-=,K=XXKMKXKHK.:=

32、:=!:f:=la:II:.:II:.:AVMMVUKX；：；KK:I:-:;-;避免PA的输入和输出之间，开关的输入和输出之间的耦合;Transceiver下面在表层不要有线;为减小寄生电容，挖GND处理:天线的PAD为减小寄生电容，挖GND处理:天线的PAD下面全部挖空，表层RF线和PAD下面，以L4为参考GND；:；：；：；：；-；:；：；：；：；:；:JiKMMKMKKHSi；-；-；KKKKKKKKi-ii-i；-；下面，以L4为参考GND；:；：；：；：；-；:；：；：；：；:；:JiKMMKMKKHSi；-；-；KKKKKKKKi-ii-i；-；-；-；：；-；-；-；i-ii-

33、ii-ii-ii-i；-；-；-；-；Vramp/AFC/IQ线/elk线避免被其他信号干扰或干扰别人;!-:rl:-:-:-:-:-:!-!xMx-xXXHA:-:-:!-!sXHM_!:!I:-:-:-:-:-:!-!:I.:.1.:-:.:K:-:H:-:l:-:-:-:-:!-!3-;v:llx,lpglv:-:一Transceiver布线指南：1）保持RF信号走线与附近的过孔之间有足够空间隔离，这个距离应当至少为RF信号线宽的两倍。所有RFtraces都应当尽可能地短且直。2）诸如LNA与IQ信号线这类的差分信号线从IC端到匹配元件的接头的走线应当平行且等长。DCS及PCS频段的LN

34、A输入走线尤其要做到这点。3）所有接地引脚应当直接接到良好定义的主地平面，小容值旁路电容必须尽可能靠近电源引脚端摆放。4）IC下面的地焊盘应该填充尽可能多的地过孔。如图2.1所示PAMTKRFICoboooo0oooooooooooO0oooo0ooooo0oooooMTKRFICoboooo0oooooooooooO0oooo0ooooo0oooooS2.1贾下面的接地过孔5）不要在靠近LNA输入端的地方放置、交叉任何信号线或开关的输出走线。（包括在LNA的走线的邻层）6）环路滤波器的元件和走线必须远离噪声信号。任何走线都不得靠近他们。另外，环路的地过孔须紧密排放一起。要使环路滤波器的环形区

35、域尽量小的。7）如果邻层之间的走线重叠不可避免，那就让它们尽量地彼此正交走线。8）不要让VCC走线形成一个闭环回路。为了避免级间耦合，电源走线可选择总线或者星形结构的布局。9）地过孔之间的距离要小于可能潜在的最高工作频率的信号或者潜在干扰信号的波长的1/20,避免使用射频性能不好的用于散热的地孔。10）除非给RF走线用的板层介质厚度超过10mils,否则不要在LNA的匹配输入端的下面有什么任何走线。11）给LNA输入端走线用的层厚至少要10mils。12）不要把在顶层上的屏蔽罩接地走线连接到RF模块的地上。13）在pin1pin14与pin43pin56之间的拐角处放置适当的地过孔。14）建议

36、13/26MHzTCVCXO离MT6129远一点，不要在TCVCXO下面有任何的走线。15）Creg2的接地需要从用顶层到Layer2单孔连接。不要在transceiver模组隔间里铺多边形的地，以防止有不确定的电流流经Creg2的地。一些其它重要的射频相关走线：26MHzTCVCXOVAFC:非常敏感的信号，一定要严格保护。保证基带IC的AVDD足够“干净”，否则可能会引入FrequencyError问题。PA的散热过孔在PAIC下面的接地焊盘上，一定留有足够多的散热过孔及足够大的敷铜空间，否则很有可能会引起功率下掉的现象。TX与RX之间的隔离要特别注意RX与TX走线之间有足够大的距离，尤其

37、是在髙频段；最好保持PA有良好的独立的屏蔽；否则很有可能会降低接收灵敏度及在低功率等级时引起PvTfail。Layout：天线设计这里简单比较一下两种主流PIFA皮法和MONOPOLE单极天线，以及分别适用的机型结构：有效面积mm2距主板mm天线投影下方天线馈源天线体积电性能SAR皮法6007有地2大很好低单极3504无地1小好稍高折叠机滑盖机旋盖机直板机超薄折叠机超薄直板机皮法适用适用适用适用不适用不适用单极不适用不适用不适用适用适用定制适用单极皮法（蓝牙部分）Layout：BB处理模拟部分外围走线要紧凑，避免交叉和干扰（特别注意VRBG,AVDDAUX,AVDDBB,AVDDVB,AVDD

38、VBO）；保证模拟部分有一个相对干净的GND（L2或L3）；不同模拟GND要单点接地处理；避免数字部分的线对模拟的干扰；尽量压缩从BB先到MCP再到其他总线设备；Layout：VBAT处理星型走线：不同的分支到PA,到BBchip，到AudioPA等；滤波电容靠近芯片Pin摆放，电源走线先走到滤波电容，再走到芯片Pin脚针对不同电源在电源层进行了分割，走线就近回流通路根据流经的电流大小来控制不同分支的宽度和打孔数量，Power換層請多打viaVBAT线需要避开其他线，特别是audio线；髙频时钟信号、RF信号等易感I:.!.!.!.!.!.!:.!.!.!-.:I:-:-:$虜=黄=.=VBA

39、T线需要避开其他线，特别是audio线；髙频时钟信号、RF信号等易感I:.!.!.!.!.!.!:.!.!.!-.:I:-:-:$虜=黄=.=再.：.:.:或：带.:.:.:-.-:-1.-.-:-1.nf=-:.=-:卫ic.-.:-:-:-:.-.=:=:信号、数据BUSBB内部的LDO分别给，digital,analog供电，相应的电源也要用不同分支来供电，中间串BEAD接到VBAT。Layout：电池电路充电电路远离RF、Audio以及其它敏感电路充电电路元器件紧凑布局，以尽量缩短模拟信号的走线Vbat和VCHG上的Bypass电容靠近pin脚摆放考虑电流降额，充电电流流过的路径（比如

40、VCHG/ISENSE/三极管集电极/三极管发射极/Vbat）用粗线走线（500mA至少20mil）散热时需要将充电芯片或电路中的导热引脚以粗线和多过孔接到大面积铜箔上,并且在发热单元周围表面铺地以散热.Layout:audio处理Audio的线（特别是MIC的线）一定要同其他的线充分隔离，保证上下层都是比较完整的GND,整个用GND包起来；audioPA的输出功率较大，注意线宽；减少PA在最大发射功率时由电源引起的217HZ的音频噪音基带芯片音频部分电源AVDD36，AVDDVB，AVDDVBO，VBREF1的走线是否足够短、足够宽speaker的滤波电容靠近芯片、连接器和SPEAKER的地

41、方分别放置保证所有audio信号经过滤波以后进入到芯片之前不能受到任何天线辐射的干扰，具体做法是中间层走线，上下两层都是地平面，信号线两侧有伴随地，且信号线两侧打上足够多的接地孔。HHHWHW:l,l:.:ll:.:l,l:-:MXxrtwHxrtwxxxHXM:l,l:.:ll:.:l,l:.:.1.WHWWWXHXHXXvnMKVXrtwHxrtwxxxHXM:l,l:.:ll:.:l,l:.:.1HHHWHW:l,l:.:ll:.:l,l:-:MXxrtwHxrtwxxxHXM:l,l:.:ll:.:l,l:.:.1.WHWWWXHXHXXvnMKVXrtwHxrtwxxxHXM:l,l

42、:.:ll:.:l,l:.:.1.KvvnMKVXMXxrtwHxrtwxxxHXM:l,l:.:ll:.:l,l:.:.1.WWHWWWXHXHXXKvvnMKVXMXxrtwHxrtwxxxHXM:l,l:.:ll:.:l,l:.:.1.KK.-:.=:.-:.=:.KKKKKKvvnMKVX:=._:cx:K:x:-=:ll:.:l,l:.:.1.KKKKKEKKKKK.*SVV*5-疋.;-=;:-=:!:!.:.=:=蕉至:l,l:.:ll:.:l,l:.:.1.:l,l:.:ll義磊箴Si:l,l:.:ll!=!:=:;-=;:-=:c:-=,:-=:x:ll:.:l,l:.:.1

43、.:.:KKKKKEKEKKKKXVMMKMXMX:l,l:.:ll:.:l,l:.:.1.:.:KXVMMKMXMX:l,l:.:ll:.:l,l:.:.1.:.:!.-:.i.:-=.:ckkKXVMMKMXMX:-:T:.:.Mxxx:-:T:.:.:-:.Mxxx:-:T:.:.:-:.-.!.:ll:.:l,l:.:.1.:.:KvvnMKVXXY-MXxrtwHxrtwxxxwxM尽量避免其它信号(power,digital,analog,RF等)对与音频信号的干扰。禁止出现其它信号与音频信号平行走线，避免交叉。尤其需要注意那些在整机安装完成以后可能会受到RF强烈辐射的信号。如果无

44、法避免，需要在该信号线上加27PF滤波。布线应避开Vbias,Vbias受到干扰以后会引起上行噪音。滤波电路的输入输出级相互隔离，不能有耦合。注意AudioAGND布线，AudioAGND受到干扰以后会引起上行噪音。同时注意AGND是否影响到GND上行、下行音频电路和走线尽量与其它电路和走线隔离，特别需要注意避开数字和高频电路，避免由于音频电路受到干扰而引起上、下行白噪音。Layout:BluetoothBluetoothAntenna擺在PCB四個角為最佳（圖23.1）BluetoothAntenna全層挖空（圖23.2）N口WTvjcesTCriticalTrace上下轴N口WTvjces

45、TCriticalTrace上下轴BluetoothruleBypasscapclosetopowerpinCrystalLI挖空訊号線與電源線上下層勿平行26MHztrace需包地Bluetooth的RF-in/out為50ohmtrace及差分信號Layout:FMFMchipclosetoearphonejackRFsignalpins8/9遠離髙速的數位device或干擾源26MHz跟loopfilter，兩者之間最好是分開一點並在中間打groundvia。MLNuNUNCGNDxCRFRFINPRFINNONDRFLayout：ESD考虑让元器件离板边保持一定的距离，在板邊放至40m

46、il的粿銅（圖26.1）Trace儘量勿曝露在Top/BottomSideGND（H26.2）會曝露在外的CONNpin腳放置SparkCrOOLResistorGND（H26.2）會曝露在外的CONNpin腳放置SparkCrOOLResistorOption）ESDprotectioncomponentGoodGrounding-AddViatoGISTDlayerdirectly（圖26.2）利用TVSdiode/Chip/Varistor/BypassCapacitor/Bead元件保護（圖26.3）全層groundarea以via穿孔互連敏感线（reset,PBINT）走板内层和不要

47、太靠近板边;ESD电路布线，走线先到ESD管脚（减小走线电感的影响），ESD接地线短粗,尽量直接到地平面。如下图：ii:;I:;:I!：!-!I!-!-!-!-!MJ-!-!-!-!:：:wxwx:M坤吐轴口:：WZAMX:：:：?ii:;I:;:I!：!-!I!-!-!-!-!MJ-!-!-!-!:：:wxwx:M坤吐轴口:：:Mx:一;:ww:_Layout：EMC考虑尽量把髙速信号线（13M时钟线等），电源线等易产生辐射和干扰的线走在板中间层，用地平面隔开和保护；对于音频、RST、RFRAMP信号等敏感信号,容易被干扰而影响性能尽量用地隔开和保护；解耦电容必须尽量靠近相应的器件，走线先到电容，来保证解耦的有效性；RF、digital、audio电路之间注意隔离和保护；尽量把线走到板内层，把器件放在屏蔽罩内，避免不必要的辐射；FPC数据总线需要滤波（RC）,以免影响天线口灵敏度（外置天线更明显，FPC离天线更近），电容尽量要靠近connector；FPC需要充分屏蔽。板边露铜，宽度约0.81mmLayout:CLK信号考虑时钟信号线（CCIRCLK、CCIR_CK、ARMCLK、SDRAM_CLK、13M、26M