分立元件门电路

1、关于分立元件门电路第1页，共35页，2022年，5月20日，11点25分，星期四门电路的分类两大类工艺技术的特点： 速度 功耗集成度 TTL 快 大 低 MOS 慢 小 高目前最常用的工艺: CMOS按封装（外形）分：双列直插、扁平封装、表面封 装、针式第2页，共35页，2022年，5月20日，11点25分，星期四2.1 导论复习二极管开关特性复习三极管开关特性第3页，共35页，2022年，5月20日，11点25分，星期四一、PN（二极管）的开关特性PNPN结外电场 外加的正向电压有一部分降落在PN结区，方向与PN结内电场方向相反，削弱了内电场。于是，内电场对多数载流子扩散运动的阻碍减弱，扩散

2、电流加大。扩散电流远大于漂移电流，可忽略漂移电流的影响，PN结呈现低阻性。内电场PN内电场IF正向导通第4页，共35页，2022年，5月20日，11点25分，星期四 内电场对多子扩散运动的阻碍增强，扩散电流大大减小。此时PN结区的少子在内电场作用下形成的漂移电流大于扩散电流，可忽略扩散电流，PN结呈现高阻性。PNPN结内电场IS外电场 在一定的温度条件下，由本征激发决定的少子浓度是一定的，故少子形成的漂移电流是恒定的，基本上与所加反向电压的大小无关，这个电流也称为反向饱和电流 IS 。PN内电场反向截至第5页，共35页，2022年，5月20日，11点25分，星期四二、NPN三极管开关特性饱和截

3、止第6页，共35页，2022年，5月20日，11点25分，星期四2.2 分立元件门电路 +12VABDADBRFuA uBuF0V 0V0V0V 3V0V3V 0V0V3V 3V3VA BF0 000 101 001 11F=AB 12VABDADBRFF=A+B第7页，共35页，2022年，5月20日，11点25分，星期四晶体管非门电路(反相器)F=A+12VRcTRAAF第8页，共35页，2022年，5月20日，11点25分，星期四+5VT1R1R2T2T3T4R3R4YWk4W.6k1W130Wk1AD2.3 TTL门电路一、结构与原理TTL非门第9页，共35页，2022年，5月20日，

4、11点25分，星期四TTL与非门电路第10页，共35页，2022年，5月20日，11点25分，星期四二、特性ui/Vii/mA0121IISIIHIILIIH 输入高电平电流(输入漏电流40A)IIS 输入短路电流(1.6mA)IIL 输入低电平电流1、 输入伏安特性F+5Vuiii1第11页，共35页，2022年，5月20日，11点25分，星期四2、 输入端负载特性1F+5VRiuiuiRb1T1+5VRiRi较小时，uiUT，ui=“1”临界时ui=Ri+Rb1Ri(5Ube)=1.4Ron开门电阻，Ri Ron(2.5K)，ui为高电平。Roff 关门电阻，Ri Roff(0.85K)，

5、ui为低电平。TTL门电路输入端悬空时为“1”。i第12页，共35页，2022年，5月20日，11点25分，星期四3、输出特性拉电流负载(输出高电平有效)IOHIOH 输出高电平电流(拉电流400A)灌电流负载(输出低电平有效)IOLIOL输出低电平电流(灌电流16mA)“0”“1”FR1“0”“1”F+5VR1第13页，共35页，2022年，5月20日，11点25分，星期四4、电压传输特性Vi1FAVo+5VRuo /V1234ui /V012UOHUOLUOHminUffUon开门电平 (输出低电平的最大值 0.8V )U0LmaxUonUff关门电平 (输出高电平的最小值 2.4V)ui

6、uoUOHUOL理想化UTUT 阈值电压(门槛电平)UT=1.4V第14页，共35页，2022年，5月20日，11点25分，星期四三、门电路级联： 前一个器件的输出就是后一个器件的输入，后一个是前一个的负载，两者要相互影响。“0”“1”“0”II LIOLT4T5+5VT1+5VRb1II LIOLT4T5+5V“1”T1+5VRb1IOHII H11“1”“0”IOHII H11第15页，共35页，2022年，5月20日，11点25分，星期四负载能力的计算“1”IOHII HII HII HII HIOH=NIIHN=IOH/IIH=400/40=10“0”IOLII LII LII LII

7、 LIOL=NIILN=IOL/IIL=16/1.6=10N 扇出系数1&1&第16页，共35页，2022年，5月20日，11点25分，星期四直流参数低电平输入电流 IIL1.6 mA高电平输入电流 IIH 40 A 低电平输出电流 IOL16 mA高电平输出电流 IOH 0.4 mA低电平输出电压 VOL0.4V (10个负载)高电平输出电压 VOH 2.4V (10个负载) 第17页，共35页，2022年，5月20日，11点25分，星期四传输延迟时间AFAF理想波形实际波形tPd150%50%tPd2tpd1前沿传输延迟时间tpd2后沿传输延迟时间平均传输延迟时间tpd=tpd1+tpd2

8、2FA1第18页，共35页，2022年，5月20日，11点25分，星期四一、集电极开路（OC）与非门为什么需要OC门？普通与非门输出不能直接连在一起实现“线与”！F=F1F2T4T5+5VF1T4T5+5VF2F?FF“1”“0”IT5饱和程度降低，输出低电平抬高,输出“不高不低”。T5电流过大被烧毁。F11F21第19页，共35页，2022年，5月20日，11点25分，星期四OC门电路+5VABCT1R1R2T2R3T5F+VCCRCOC门必须外接电阻RC和电源VCC才能正常工作。逻辑符号：&ABFABF第20页，共35页，2022年，5月20日，11点25分，星期四 OC门可以实现“线与”

9、F=F1F2VCCRCF&ABF1&CDF2第21页，共35页，2022年，5月20日，11点25分，星期四RC的计算方法OC门输出全为“1”时：UOHIOHIOH T5集电极漏电流IIHIRCUOH=VCC IRCRC=VCC(nIOH+mIIH)RCRC UOH当UOH=UOHmin 时：RCmax=VCCUOHminnIOH+mIIHVCCRCn个m个&第22页，共35页，2022年，5月20日，11点25分，星期四RC的计算方法OC门输出中有一个为“0”时：UOL“0”“1”“1”IOLIILIRCUOL=VCC-(IRC-mIIL)RCRC IOL UOL 当UOL=UOLmax 时

10、：RCmin=VCCUOLmaxIOL-mIILVCCRCn个m个&第23页，共35页，2022年，5月20日，11点25分，星期四二、输出三态门主机1外设23总线+5VABT1R1R2T2T3T4T5R3R5R4FDG1、工作原理G=0时：F=ABG=1时：T2、T5截止D导通,T3、T4截止输出呈现高阻状态。第24页，共35页，2022年，5月20日，11点25分，星期四2、三态门符号ABENAF&ENENBEN=0时：F=ABEN=1时：F=Z Z为高阻AF&ENENBBENAFEN=1时：F=ABEN=0时：F=Z Z为高阻ABENBENAF第25页，共35页，2022年，5月20日，

11、11点25分，星期四3、三态门应用多路开关ENA11ENA2F1EN1G1G2第26页，共35页，2022年，5月20日，11点25分，星期四三态门应用双向总线驱动器，又称收发器DIDODBE双向总线11ENEN第27页，共35页，2022年，5月20日，11点25分，星期四六、 TTL系列系 列延迟功耗乘积(微微焦耳)传输延迟/ns功耗/mW中速TTL(74)1001010高速TTL(74H)132622肖特基(甚高速)TTL(74S)57319低功耗肖特基TTL(74LS)199.52第28页，共35页，2022年，5月20日，11点25分，星期四实际的与非门器件74LS002输入4与非门

12、74LS308输入与非门17148&17148&第29页，共35页，2022年，5月20日，11点25分，星期四2-5 CMOS逻辑门电路1CMOS非门VOVIVDDTPTN设VDD（VTN+|VTP|），且VTN=|VTP|（1）当Vi =0V时，TN截止， TP导通。输出VOVDD。（2）当Vi =VDD时，TN导通， TP截止，输出VO0V。增强型场效应管第30页，共35页，2022年，5月20日，11点25分，星期四2.CMOS与非门和或非门电路与非门或非门FVDDTP2TP1TN1TN2ABTN1TN2TP1TP2VDDFAB第31页，共35页，2022年，5月20日，11点25分，

13、星期四设MOS管的开启电压：TN管 2VTP管 -2Vui 0 1 2 3 4 5 （V）TN TP uo 0 1 2 3 4 5 （V）当EN=H时，传输门按下表工作 当EN=L时，两个MOS管都截止，传输门不通，呈高阻。2. CMOS传输门第32页，共35页，2022年，5月20日，11点25分，星期四CMOS逻辑门电路的系列（1）基本的CMOS 4000系列。（2）高速的CMOSHC系列。（3）与TTL兼容的高速CMOSHCT系列。CMOS逻辑门电路主要参数的特点（1）VOH（min）=VDD； VOL（max）=0。 所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。 CMOS门电路功耗低，扇出数大，噪声容限大，开关速度与TTL接近，易大规模集成，已成为数字集成电路的发展方向。（2）阈值电压Vth约为VDD/2。 ViH（min）=VDD / 2 （3）其高、低电平噪声容限约 VDD / 2 。（4）C