毕业论文-基于UTC0.5um工艺的LDO芯片电路仿真及版图设计

1、大连东软信息学院本科毕业设计（论文）论文题目论文题目：基于UTC0.5m工艺的LDO芯片电路仿真及版图设计系 所：电子工程系 专 业：电子信息工程（微电子制造方向） 学生姓名： 学生学号： 指导教师： 导师职称：副教授 完成日期：2014年4月28日 大连东软信息学院DalianNeusoft大连东软信息学院毕业设计（论文） 摘要 IV基于UTC0.5m工艺的LDO芯片电路仿真及版图设计摘 要近年来，随着集成电路的技术和电源管理技术的不断发展，低压差线性稳压器（LDO Low Dropout Regulator）被大家所关注，使其被广泛的应用于便携式电子产品、播放器、数码相机、无线电话与通信设

2、备、测试仪器等中。本文针对LDO的发展要求，主要研究LDO的核心误差放大器，在LDO线性稳压器的设计中，误差放大器是设计中一个重要的环节，误差放大的性能决定了整个LDO稳压器的性能。本次应用Cadence软件进行电路图和版图的绘制，对其电路进行完整的仿真分析，对版图进行验证，最后，对全文工作进行总结。本课题电路系统采用跨导运放的结构，输入级采用PMOS（P-channel Metal Oxide Semiconductor）全差分输入形式，输出级采用双端输出，这样可避免电流镜引起的极点导致带宽变窄的问题，此放大器采用UTC0.5mCMOS设计工艺，在输入电压为5V、负载电容为4.7F，环境温度

3、在-40C85C的条件下进行HSPICE仿真。本文将在开头简单阐述了课题研究的背景及意义，并分析低电压差线性稳压器的现状和发展趋势。其次利用HSPICE工具对部分电路进行仿真，最后在Cadence环境下，采用UTC0.5um工艺进行版图的设计及验证。关键词：低压差线性稳压器，误差放大器，版图设计大连东软信息学院毕业设计（论文） Abstract Simulation Analysis and Layout Design of LDO Chip Based of UTC 0.5um ProcessingAbstractRecently,with the development of the te

4、chnology of IC design and powermanagement,low drop-out linear regulator has become more and more popularIt is widely applied in cellularelectronic products such asplayer, portable computer,communication andtest instruments. Due to the requirement of LDO,The paper main research is error amplifier whi

5、ch is the core of LDO. In thedesign of LDO linear regulator, error amplifier is an important part of the design.The error amplifier performance determines the performance of LDO. The Cadence applications to draw schematics and layout,A complete analysis of its circuit simulation,Verification for lay

6、out,Finally, summarize.This topic circuit system adoptsoperational transconductance amplifier, the input stage is PMOS(P-channel metal oxide semiconductor)differential form: while double output is designed to avoid current mirror which may making narrow bandwidth.The UTC 0.5m CMOS technology is adop

7、ted, when the input voltage is 5V and the Load Capacitance is 4.7F,Ambient temperature -40 C 85 C conditions to HSPICE simulation performed.At the beginning of this article will briefly discusses the background and significance of the research, And analyze the current situation and development trend

8、 of low voltage dropout linear regulator. Second, the use of HSPICE circuit simulation tool for some, the last in Cadence environment, the use of technology for the design and verification UTC0.5m territory.Key words:LDO Dropout Linear Regulator, Error Amplifier, Layout design 大连东软信息学院毕业设计（论文） 目录目 录

9、 TOC o 1-3 u 摘 要 PAGEREF _Toc387835765 h IAbstract PAGEREF _Toc387835766 h II第1章绪 论 PAGEREF _Toc387835767 h 11.1 课题研究意义 PAGEREF _Toc387835768 h 11.2 国内外现状 PAGEREF _Toc387835769 h 11.3 LDO线性稳压器发展的趋势 PAGEREF _Toc387835770 h 21.4 论文研究主要内容 PAGEREF _Toc387835771 h 2第2章关键技术介绍 PAGEREF _Toc387835772 h 32.1

10、关键性开发技术的介绍 PAGEREF _Toc387835773 h 32.2 关键技术概述 PAGEREF _Toc387835776 h 4第3章电路系统分析 PAGEREF _Toc387835779 h 73.1 LDO线性稳压器工作原理 PAGEREF _Toc387835780 h 73.2 误差放大器的指标 PAGEREF _Toc387835783 h 83.3 误差放大器的模拟仿真 PAGEREF _Toc387835789 h 10第4章误差放大器的版图设计 PAGEREF _Toc387835790 h 124.1 整体版图设计 PAGEREF _Toc387835791

11、 h 124.2 电阻的版图设计 PAGEREF _Toc387835792 h 134.3 电容的版图设计 PAGEREF _Toc387835793 h 154.4 MOS晶体管的版图设计 PAGEREF _Toc387835794 h 174.5 误差放大器的版图设计 PAGEREF _Toc387835795 h 18第5章版图仿真验证 PAGEREF _Toc387835796 h 205.1 DRC验证 PAGEREF _Toc387835797 h 205.2 LVS验证 PAGEREF _Toc387835798 h 20第6章结 论 PAGEREF _Toc387835799

12、 h 22参考文献 PAGEREF _Toc387835800 h 23致 谢 PAGEREF _Toc387835801 h 24大连东软信息学院毕业设计（论文）- 第1章绪 论集成稳压器（线性电压稳压器）常用与电源管理芯片。其产品主要包括线性电压稳压器和开关稳压器等。而目前在所有这些电源IC管理芯片中，稳压器的需求量最大，LDO稳压器是使用最多产品。在LDO的设计中误差放大器是一个重要的环节，误差放大的性能决定了整个LDO稳压器降压的性能1。集成电路版图设计师连接集成电路设计和集成电路工艺的桥梁，它在集成电路发展过程中起着重要的作用。随着特征尺寸的不断减小，使得版图设计中需要考虑的问题越来

13、越多，对版图设计人员的要求也随之不断提高，故而版图设计的难度也不断的增加，本文中将对LDO中误差放大器进行版图的设计。1.1 课题研究意义近年来，随着SOC技术的发展，越来越多的功能被集成到了芯片内部。芯片量的不断增加，也加大了芯片自身的功耗2。每个功能模块基本都需要专门的稳压器供电，LDO因其成本低、噪声低、静态电流少的特点，故其被广泛的应用。LDO是由有极低导通电阻的调整元件、反馈电阻、过流保护、过热保护、精密基准源、差分放大器等电路在一个芯片上集成而成的，其中误差放大器是LDO稳压器的重要组成部分，其稳定性与整个LDO稳压器系统的稳定性能密切相关，因此研究误差放大器是非常必要的。版图设计

14、是集成电路产品设计中重要的环节之一。集成电路版图设计师的主要工作为通过EDA设计工具，对已经经过集成电路前端设计的电路进行后端的版图设计和验证，最终产生供给集成电路制造使用的GDSII数据。版图设计工程师就是依据产品功能进行的前段设计所得电路或文件要求，按照所给的工艺设计规则，设计产品对应的版图；对产品版图进行必要的规则检查，及电路与版图之间的匹配度价差，完成用于生产加工的产品最终设计，因此版图设计在集成电路中是重要的环节。1.2 国内外现状目前，国内LDO稳压器与国外比，存在较大的差距，主要表现在设计和制造水平，产品性能以及产品的应用水平等几个方面。先进的生产工艺技术可以赋予产品所需的优良性

15、能，而优良的性能又使得具有先进工艺技术的国外厂家所生产的LDO产品应用范围十分广泛。例如，在便携式的电子产品领域，如笔记本电脑、播放器、移动通讯装置、视频或音频产品、照相机、测试仪器等领域LDO被广泛的使用；国外生产的LDO产品的种类十分的广泛，各种产品因其性能的不同从而适合在不同的领域使用。仅在TI公司中，目前LDO稳压器一种产品的种类就超过289种。然而国内开发的LDO稳压器仍处于起步的阶段。随着微电子技术的突飞猛进，新技术、新工艺、新材料不断涌现，设计方法、设计手段、设计理念不断更新，版图设计已从单纯的图形设计发展为需要综合考虑各方面因素的、复杂的设计问题。一个优秀的版图设计工程师不仅需

16、要了解版图设计的技术、技巧，还应该对相关的电路系统问题、工艺问题以及一些重要的物理效应有深刻的理解。但是，集成电路版图设计也确实是令设计者们感到困惑的一个环节，我们常常感到版图设计似乎没有什么“规矩”，设计的经验性往往掩盖了设计的科学性。即使是有多年版图设计经验的人有时也“说不清”为什么要这样或那样设计。1.3 LDO线性稳压器发展的趋势电源的使用寿命与使用效率最大化，对于日常生活中最常用的便携式电子产品而言，来自电源中最重要的问题不外乎尽是尽可能地延长电池的供电时间，提高电池自身的使用效率，在未来的几年里，LDO稳压器的发展将会围绕节能降耗展开。体积与成本的最小化：便携式产品体积不断缩小，成

17、本也不断降低，保证其性能不变的前提下，体积尽可能的小，成本尽可能低的产品更好。如何使LDO得封装尺寸变的更小、封装厚度变的更薄也是其重要的发展方向3。提供多样化的电压：现在的便携式电子产品基本都会把视频、音频、文件存储等功能集为一体，不同的功能需要提供不同的供电电压，并且要求有稳定的供电电压、干净、可靠、高效率，这些都需要LDO提供多样化的输出电压，并有效的对电压进行管理。1.4 论文研究主要内容为了得到0.5mCMOS工艺下误差放大器的电路仿真和版图设计，本文首先分析所要研究的误差放大器的基本原理，在对其部分电路进行完整分析，然后借助Cadence下的Virtuoso软件对电路图及版图进行绘

18、制并进行对应的电路仿真。本文主要内容如下：（1）介绍所需LDO中误差放大器的发展现状以及本课题研究目的意义；（2）分析其电路的基本原理，并对其优缺点进行比较；（3）用Cadence软件下的Composer-Schematic工具绘制该误差放大器的电路图，及对其电路进行仿真，并运用Virtuoso工具绘制所需的版图；（4）对所描绘的0.5m规则下的版图进行验证。大连东软信息学院毕业设计（论文）第2章关键技术介绍本章会介绍本课题研究所应用的软件平台，电路图绘制工具Composer-Schematic和版图绘制工具Virtuoso，电路仿真软件HSPICE，版图验证软件Calibre，及版图绘制过程

19、中应用到的版图层次和相关设计规则。2.1 关键性开发技术的介绍2.1.1 软件平台介绍绘制软件介绍：此次应用的为Cadence下的Virtuoso软件进行版图绘制。它是一个适用于高级模拟、混合信号、射频和定制数字设计的定制设计平台，并可以提供深亚微米（45nm）的数字元件特性验证。应用Cadence下的Composer-Schematic工具对电路图进行绘制。电路仿真软件介绍：HSPICE是Meta-Software公司推出的电路分析产品，它能提供电路在稳态、瞬态及频域状态下所进行的模拟仿真。版图验证软件介绍：Calibre是一个已经被众多设计公司、单元库和IP开发商、晶圆代工厂采用为深亚微米

20、集成电路的物理验证工具。平台为：在Windows 7下安装VMware虚拟机，利用Red Hat Enterprise Linux 3系统作为Cadence软件的应用平台；Windows 7作为HSPICE软件的应用平台。2.1.2 软件介绍Cadence是CADENCE公司生产的集成电路设计产品的总称，是具有强大功能的大规模集成电路设计辅助设计系统。作为流行的EDA设计工具，Cadence可以完成各种电子设计，包括ASIC设计，FPGA设计和PCB设计。它是全球最大的电子设计技术、程序方案服务和设计服务供应商之一。Cadence版图设计工具Virtuoso Edition是一个包含电路设计、

21、仿真验证、版图绘制、数据导入和导出等多种设计工具组成的综合性设计平台。Virtuoso是一个适用于高级模拟、混合信号、射频和定制数字设计的定制设计平台，并可以提供深亚微米（45nm）的数字元件特性验证。其主用功能为：绘制版图；模拟电路的仿真分析。HSPICE是美国Meta-Software公司推出的电子线路分析软件，能提供电路的稳态分析、瞬态分析和频域状分析等模拟仿真，并且可以与主要的EDA设计工具，例如Cadence等兼容，还可以提供许多重要的针对集成电路性能的电路仿真和设计结果。采用HSPICE可从直流到大于100GHZ的微波范围内对电路作精确的仿真分析及优化。Calibre具有先进的分层

22、次处理功能，是唯一能在提高验证速率的同时，可优化重复设计层次化的深亚微米集成电路物理验证工具。利用它可以对版图进行规则和器件连接的验证2。应用这些软件可以顺利的完成本次的课题研究，并且对自身的能力也是一个很好的提升，而且应用这些软件进行本次的研究也非常符合当下的科技潮流和课题研究目的。2.2 关键技术概述本课题中的电路图和版图绘制采用到的工艺库为Cadence下的analogLib，遵守UTC0.5mCMOS工艺下的设计规则。2.2.1 应用到的版图层次以下为LDO版图绘制过程中应用到的各个版图层次，如图2.1所示。 a b c d e f g h i j k l图2.1应用到的版图各个层次其

23、中a代表N-well即N阱；b代表P-well 即P阱；c代表AC（active）即有源区；d代表PF即P掺杂；e代表NF即N掺杂；f代表PLOY1即多晶硅1；g代表POLY；h代表SP即P掺杂；i代表M2即金属2；J代表CT（contact）即接触孔；k代表M1 即金属1；l代表M2即金属2。2.2.2 应用到的设计规则版图设计规则可以认为是对光刻掩膜版制备的要求。一般来讲，设计规则反映了成品率和性能之间可以的最好折衷。如果规则越保守的话，能够运行的电路就会越多（即成品率越高）；然而，规则越有进取性，则电路性能的改进性也会越大，但是这种改进是以牺牲成品率为代价的。本课题的版图设计是根据UTC

24、的0.5m工艺绘制的。（1）N-Well（N阱）的应用设计规则：一个N阱的最小宽度2.5m；一个N阱包含的一个与大多数无关联的N阱区域的最小尺寸为4.0m；一个N到电阻的最小距离为4.0m；N阱到N阱的最小间距为1.4m；N阱包含的P注入有源区与N阱的最小间距为0.8m；N阱包含的N注入有源区与N阱的最小间距为2.1m；N阱外面的P注入有缘区与N阱的最小间距为0.8m；N阱外面的P注入有缘区与N阱的最小间距为0.4m。（2）AA-Active area（有源区）的应用设计规则：用于互连的有源区的最小宽度为0.5m；用于NMOS定义的有缘区的最小宽度为0.5m；用于PMOS定义的有缘区的最小宽度

25、为0.5m；阱注入的有缘区间的最小间距为0.8m；P注入有缘区间的最小间距为0.8m；N阱外的P注入有缘区间到N注入有源区在N-well的最小距离为1.0m；N阱内的N注入有缘区与P注入有源区的最小间距为0.6m。（3）Gate1（多晶硅）的应用设计规则：多晶硅栅1的最小宽度0.5m；在有源区上未接触的两个多晶硅1的最小间距为0.55m；在场氧区域上的两个多晶硅1的最小间距为0.25m；有源区和多晶硅栅1相交的最小间距为0.32m；多晶硅栅1与有源区的最小间距为0.10m；NMOS的多晶硅栅1到NMOS多晶硅栅的最小间距2.0m；PMOS的多晶硅栅1到PMOS多晶硅栅的最小间距2.0m；多晶硅

26、栅1到有源区的最小间距为0.1m。（4）Gate2（多晶硅）的应用设计规则：多晶硅栅2的最小宽度0.8m；用于电阻的多晶硅栅2的最小宽度为1.0m；用于电容的多晶硅栅2最小宽度为多晶硅栅2到有源区的最小间距为0.5m；多晶硅栅2到多晶硅栅1的最小间距为1.0m。（5）SN-S/D implantation（源漏的N注入）的应用设计规则：N注入区域的最小宽度为0.8m；两个N注入区域的的最小间距为0.5m；N注入区域与有源区重叠的最小间距为0.5m；N注入有源区与N注入区的最小间距为0.5m。（6）SP-S/D implantation（源漏的P注入）的应用设计规则：P注入区域的最小宽度为0.8

27、m；两个P注入区域的的最小间距为0.5m；注入区域内的P沟道的多晶硅栅与注入区边缘的最小间距为0.5m；P注入区域与有源区重叠的最小间距为0.23m；P注入有源区与P注入区的最小间距为0.5m。（7）CT-contact（接触孔）的应用设计规则：接触孔的最小或最小尺寸为0.5m；两个接触孔距离超过为0.5m；栅孔与有源区的距离必须超过为0.3m；栅边缘与接触孔的最小间距为0.16m；P有源区超过接触孔0.3m；N有源区超过接触孔的最小间距为0.15m；多晶硅1上的接触孔到多晶硅1的距离超过为0.3m；多晶硅1上的接触孔到多晶硅1的距离超过为0.3m。（8）M1-Metal1（金属1）的应用设计

28、规则：金属1的宽度不小于0.6m；金属1到金属1的最小间距为0.6m；金属1覆盖接触孔后，与接触孔边缘最小间距为0.3m；金属1区域的最小值为0.6m。（9）Via1（通孔1）的应用设计规则：通孔1的最小或最大尺寸为0.55m；两个通孔1的最小间距为0.6m；金属1覆盖通孔1后，与通孔1的最小间距为0.3m。第3章电路系统分析3.1 LDO线性稳压器工作原理3.1.1 误差放大电路工作原理LDO线性稳压器除了包括调整管、电压基准和误差放大器、反馈采样电阻以及启动电路与偏执电路外，为了实现使能控制和过温限流保护功能，还可添加使能电路和过温保护电路与限流保护电路4。因此系统的功能模块及结构关系如图

29、3.1所示。图3.1 LDO系统功能模块系统正常工作时的工作原理为：系统加电，如果使能脚位变为高电位时，电路便开启，使得偏执信号产生一个启动信号传输给基准电路来产生偏置，使得基准源的电压快速被建立，并产生偏置电流为整个电路提供偏置电流，输出便会随着输入的增大而不断增大，当输出值与系统所规定的值马上相等时，经采样电阻采样所得的反馈电压值也将接近于基准电路提供的电压值，此时的误差放大器对输出的反馈电压和基准电压之间的误差小信号进行放大，再经由调整管进行放大后输出，从而形成系统所需的负反馈，使得输出的电压稳定在系统规定值上；同理如果输入电压变化或输出电流产生变化，这个闭合回路将会使得输出的电压保持稳

30、定5。如果使能脚依旧处于低电平，则启动电路不启动，基准和电流源偏执将无法建立，电路将进入关闭状态。3.1.2 误差放大电路图设计误差放大器是用与比较输出反馈取样所得信号与基准电压，并将差值信号经过放大后，输出后进入调整管的栅极，来控制调整管的工作状态，使得输出电压保持不变。它在LDO稳压器中与调整管一起被看作为跨导放大器，它的跨导将会直接影响到稳压管的电压调整率与负载调整率的特性。降低电压调整率和负载调整率需增大跨导，而这将会增大到电路中的偏执电流，但是还必须要满足低静态电流的要求；LDO稳压器的输出阻抗较高，受到负载的影响也较大，易使系统发生不稳定6。通常利用输出电容的等效串联阻抗进行频率补

31、偿改善其稳定性。图3.2为本文所设计的误差放大器的电路图。图3.2 误差放大器的电路图误差放大器分为4个部分：（1）P型MOS管12个，分别为：PM1,，PM2，PM3，PM4，PM5，PM6，PM7，PM8，PM9，PM10，PM11，PM12；（2）N型MOS管11个，分别为：，NM1，NM2，NM3，NM4，NM5，NM6，NM7，NM8，NM9，NM10, NM11；（3）电阻9个，分别为：R1，R2，R3，R4，R5，R6，R7，R8，R9；（4）电容1个，分别为：C1。3.2 误差放大器的指标误差放大器的增益、带宽、失调、驱动能力、工作电压范围等指标直接影响LDO电压变换器的性能，

32、如输出电压精度、负载调整能力、线性调整能力、瞬态特性等，要求误差放大器的高增益、失调小、功耗低7。3.2.1 增益开环电压增益即开环差模电压增益，是指误差放大器正常工作，接入规定负载，无反馈情况下，输出电压的增量变化与差分输入电压增量变化之比，它是在极低频率下测量到的。一般反馈电路中的总电压增益写为AV如式3-1所示。 （3-1）3.2.2 带宽对应于开环电压增益AV的频率响应曲线上其增益下降到AV=1时的频率，即为0dB时的信号频率。3.2.3 失调在理想情况下，当运放的两个输入端输入的电压相同时，输出电压就为零。实际上，必须在两个输入端输入一个小的差分电压才能使输出端电压为0V。我们将这个

33、微小的电压称作失调电压，记作Vos。在直流放大器应用中，失调电压及其随温度的漂移代表的是能被精确检测和放大的直流电压值的下限，Vos随温度变化关系称失调漂移。失调漂移有随Vos增加而增加的趋势，当失调被调零电路调至零时，失调漂移不一定趋于零。3.2.4 功耗由于越来越多的运算放大器电路应用于便携式设备以及电池供电的系统中，电路的功耗就变得非常重要8。例如现在的笔记本电脑，由于发热以及工作时间有限等问题，对电脑性能有一定的影响。所以要减小功耗以使电池的寿命更长，而且也能使得芯片在一个适当的温度下工作。3.2.5 电源抑制比误差放大器电源线上的噪声也会对输出信号造成影响，因此必须适当地抑制噪声。而

34、电源抑制比（PSRR，Power Supply Rejection Ratio）如式（3-2）所示就是测量运算放大器抑制这种噪声能力的量9。一般定义它为：从输入到输出的增益除以从电源到输出的增益。因为现在的运算放大器经常在数模混合信号系统中使用，系统中数字电路电源线上的噪声会对运放产生干扰，误差放大器的这项指标相当重要。 （3-2）3.3 误差放大器的模拟仿真本课题所研究的误差放大器的网表如下：*.subckt DB1514A_0911_fqx PG Vout VEN FB T0 T1 T2 T3 T4 T5 T6 vddvss*.PININFO PG:O Vout:O EN:I FB:I T

35、0:I T1:I T2:I T3:I T4:I T5:I T6:I R3 net1674 net02075 17*19.5/2*Rpoly2 $r2R1 net01626 net2690 1/3*19.5/2*Rpoly2 $r2R2 net2690 net1674 1/3*19.5/2*Rpoly2 $r2R4 net2723 net2939 6*19.5/2*Rpoly2 $r2R5 net1970 net1554 2*19.5/2*Rpoly2 $r2R6 net1554 net01626 15*19.5/2*Rpoly2 $r2R7 net2723 net2673 10*19.5/2*

36、Rpoly2 $r2R9 gnd net2670 2/2*19.5/2*Rpoly2 $r2R8gnd gnd 5*19.5/2*Rpoly2 $r2MP12 net2943 net03206 net2723 net2943 nvp w=12u l=2u m=8MP11 net2943 T0 net2658 net2943 nvp w=12u l=2u m=8MP10vdd net3287 net1681 vddnvp w=8u l=0.5u m=1MP9 net1878 net1879 net02030 net02030nvp w=1.5u l=0.5u m=1MP8 net02030 ne

37、t1878 net1878 net02030 nvp w=18u l=1u m=2MP7 net2939 net1878 net02030 net02030nvp w=18u l=1u m=2MP6 net1969 net2965 net02030 net02030nvp w=18u l=5u m=1MP5 net1970 net2954 net1969 net02030 nvp w=4.4u l=0.5u m=1MP4 net02030 net2965 net1990 net02030 nvp w=18u l=5u m=1MP3 net1990 net2954 net02075 net020

38、30 nvp w=4u l=0.5u m=1MP2 net1994 net2965 net02030 net02030nvp w=18u l=5u m=12MP1 net1994 net2954 net2943 net02030 nvp w=4.4u l=0.5u m=12MN11 net2723 net1681 gndgndnvn w=1.5u l=0.5u m=1MN10 net2658 net1681 gndgndnvn w=1.5u l=0.5u m=1MN9 net1681 net3287 gndgndnvn w=1.5u l=0.5u m=1MN8 net2670 net2658

39、net2723 gndnvn w=18u l=1u m=4MN7 net2670 net2658 net2658gndnvn w=18u l=1u m=4MN6 net1970 net2906 net2673 gndnvn w=19u l=0.5u m=1MN5 net2690 net2690gndgndnvn w=7u l=1u m=2MN4 net2690 net2698 gndgndnvn w=1.5u l=0.5u m=1MN3 net2939 net2939 net2937 gndnvn w=17.5u l=1u m=2MN2 net2937 net02075 net1878 gnd

40、nvn w=17.5u l=1u m=2MN1 net2937 net2947 gndgndnvn w=7u l=2u m=8C1 net02030 net2954 13*24*cpip $cb*.ends DB1514A_0911_fqx下图为本课题所研究的误差放大器的输出电压随时间变化特性的仿真曲线如图3.3所示，下图在温度25时，电源电压5V时的条件下进行仿真。图3.3 误差放大器的输出仿真条件：VDD=5V，TEMP=25，电源电压信号在0-50ms内变化，在5ms后变为5V，之后保持稳定。仿真结果：由电路可知，在5ms的时候电路输出便达到稳定状态，符合将输出稳定的课题要求。第4章误差

41、放大器的版图设计本章介绍此误差放大器的部分版图的设计思想和匹配原则。版图是根据电路逻辑与电路的功能及性能的要求以及工艺水平来设计光刻用的光刻掩模版，实现IC设计的最终输出。版图是由一组相互套合的图形组成，各层版图用不同的工艺步骤实现，每一层版图图形用不同的图案来表示，版图与所采用的制备工艺紧密相关10。版图设计是一个繁琐的过程，实现电路正确的物理连接，从基本器件（晶体管、电阻、电容等）的绘制到器件间布局布线及的验证，到最后的流片是一个复杂的过程。版图设计更是一门艺术。版图设计除了要遵循一定的设计规则，若想绘制良好的版图，还必须对电路工作原理有一定的理解，同时还要有丰富的设计经验。本电路图版图中

42、包含电阻、电容、MOS管。所以下面分别介绍各自的设计思想和匹配原则。4.1 整体版图设计版图整体的设计原则是既要充分利用硅片面积，又要在工艺条件允许的范围内尽可能的提高成品率。使得版图面积（包括压焊点在内）尽可能小而接近方形，从而减少每个电路在实际中所占有面积，版图设计所应遵循的一般原则为：隔离区的数目尽可能少、注意防止各种寄生效应、保证元件的对称性、接地孔尽可能的大一些、金属互连也要超出接触孔，在走线较为空的地方也可多覆盖一些金属，走线太密集时，也可只覆盖一边，为了减小版图面积同时也使得金属的走线更方便、布局更为合理，各电阻的形状也可随版图灵活变换，小电阻也可使用隐埋电阻，来减小版图面积。各

43、器件的电极位置可以平放或立放随其所处的位置变化，所设计的电路要有一定的过载能力，并且尽可能的不使用易损坏的元器件。集成电路版图的匹配规则：（1）元件尺寸：绘制尺寸较小的器件时如果边缘发生不规则会使起器件产生偏差，增加器件尺寸则会增加到两个元器件之间的不匹配的可能，如果尺寸太大时，会发生一些寄生效应；（2）方向：横向的工艺设计的不同（温度梯度、掩模对准偏差等）会引起器件的匹配问题。当元器件与元器件之间挨的很近且方向相同时，可减小由于横向工艺误差所造成的不匹配问题，最佳的匹配应该是形状要完全相同、尺寸相同、排列紧簇且方向一致；（3）温度：芯片上存在的功率耗散元件会使得元器件之前的相互不匹配，因为电

44、阻较大或尺寸较大的元器件功率的耗散将会产生芯片上的温度梯度变化，例如，大功率器件的结温一般都会比其他器件的结温略微高出几度，然而双极型晶体管的反向饱和电流的变化主要依赖于变化得温度。因此，在版图设计时需要注意匹配器件要和热源之间等距离，尤其是对电路中的较为关键的元器件；（4）接触孔的位置：位置不当的接触孔会使得器件的匹配性变坏，在马蹄形电阻中，当接触孔的位置因为工艺偏差而产生移动时，会使得电阻的阻值增加，而另一个电阻的阻值减小，会让两个电阻之间的匹配性降低，因此在设计中需要尽量避免使用这种类型的电阻；（5）金属线：因为光的反射与衍射的特性，为了减小工艺制造过程中的工艺偏差，在关键图形的四周图形

45、应该大致相当，从而避免由于曝光而产生的偏差影响到关键图形的尺寸。例如，匹配精度要求较高的晶体管中要尽量避免金属连线时穿过有源区、栅区，匹配精度要求不高的晶体管连线是可以穿过的，但还是需要添加陪衬（虚拟）引线，让具有相同长度的引线沿这沟道从同样的位置穿过匹配器件阵列的每一个部分。4.2 电阻的版图设计能与CMOS工艺兼容的电阻主要有四种：扩散电阻、多晶硅电阻、阱电阻、MOS电阻11。本次课题的设计主要采用多晶硅栅电阻。以硅片作为衬底材料，在衬底上淀积一层多晶硅电阻，再在多晶硅层上覆盖一层氧化层，形成隔离的绝缘层，然后再氧化层上刻蚀出用于连接的接触孔。一般接触孔位于多晶硅的两头。其电阻的阻值与材料

46、的类型、长度、宽度等有关。其中为电阻材料的电阻值，L为电阻的长度，H为电阻的厚度，W为电阻宽度。对于给定的集成电路工艺，可以认为薄膜电阻厚度为常数，它是我们不能改变的参数之一。对于一个给定的材料，我们能够改变的只有长度和宽度11。如式（4-1）所示。 （4-1）体区电阻的为如式（4-2）所示： （4-2）其中Rb为体区电阻的电阻值，Lb为体区电阻的长度，Wb为体区电阻的宽度，b为材料的电阻率。由于有接触电阻的存在，所以R =Rb + 2Rc（Rc为两个接触端的接触电阻）。通常借出去被认为是有固定长度的。如果接触区的宽度增大，接触电阻将变小；如果接触区的宽度减小，接触电阻将变大。总接触电阻Rco

47、ntact的电阻如式4-3所示。（Rc是由接触所决定的电阻因子，单位“*um”；Wc为接触区宽度）接触区的宽度可能并不一定和电阻器的宽度相同，它取决于工艺的设计规则，可能会要求接触区宽度必须小于电阻器宽度。 （4-3）绘制过程中体积或阻值较大电阻经常被做成折叠状，俗称：“打折”，这种电阻称为曲折电阻或折叠电阻，原则是总长度不变，这些电阻拐角通常采用矩形，而不是圆形，矩形电阻不仅容易绘制，并且电阻的拐角间距也很容易调整，本课题中没有采用次方法，电阻的结构如图4.1所示。图4.1 电阻的结构图电阻用来提供明确或可控的电阻值，大部分工艺中提供了多种不同的电阻材料供选择，有些材料适合制造高阻值电阻，有

48、些材料适合低阻值材料12。不同材料的精度和温度特性会有较大的区别，电路设计者和版图设计者通常需要为每个电阻选择合适的材料。电阻材料的选择对电路的性能产生巨大的影响，因此没有经过仔细考虑后果的情况不易随便替换电阻材料，全部选用多晶硅栅电阻，版图为如图4.2所示。图4.2 电阻的版图以下为电阻版图设计的应用到的匹配规则：（1）遵循三个匹配的原则：电阻应该被放置相同的方向、相同的器件类型以及相互靠近，这些原则对于减少工艺误差对模拟器件的功能的影响是非常有效的。（2）使用相同的类型、相同宽度、长度电阻以及相同的间距。（3）避免使用短的电阻，因为短的电阻更容易受工艺误差的影响。（4）使用交叉阵列电阻，如

49、果阵列中有大量的电阻时，建议把电阻放置成多层的结构，形成二维阵列。（5）匹配的电阻要远离大功率器件、开关晶体管以及数字晶体管，减少耦合的影响。（6）不要在匹配的电阻上使用金属连线，尽可能避免耦合和噪音的影响。（7）对于一些阻值小于20欧姆的电阻，使用金属层来做电阻，会得到准确的阻值。4.3 电容的版图设计在集成电路中，电介质的厚度由所采用的制备工艺所限定。因此，单位面积的电容值是一个常数C，C由电介质的厚度和介电常数决定，C1为平行板的电容值，C2为边缘电容的电容值。表面/平面电容Carea：即为平行板电容如式4-4所示13。 （4-4）其中L为平行版的长度，W为平行版的宽度。研究发现沿着极板

50、的边缘隐藏着电容，称为边缘电容。在远离电容器边缘的区域，边缘电容可以忽略。边缘电容Cperiphery：单位边缘电容常数乘以电容器的总周长如式4-5所示。 （4-5）与电阻一样，制备得到的实际电容器尺寸可能会比设计值偏大或者偏小，称之为。总电容为Ctotal如式4-6所示。 （4-6）电容有好多种，本次课题采用PIP来制造平板电容。多晶硅1作为电容的下极板，多晶硅2作为电容的上极版。如图4-3为的电容为PIP电容通常都制作在场氧化层上。但是有些设计为了降低电容上极板和衬底的寄生电容，将PIP电容制造在N+扩散区内，磷的重掺杂加速和LOCOS并生成厚场氧化层，降低了电容和下极板和衬底之间的寄生电

51、容。图4.3 电容的结构图如果将深N+区连接到低阻节点，可以保护电容下极板免受衬底噪声干扰。当工艺不支持深N+或版图规则不允许电容位于深N+顶部时，N阱可以起到类似的屏蔽噪声的作用。本次将电容制造在阱内版图如图4.4所示。图4.4 电容的结构图以下为电容版图设计的应用到的匹配规则：（1）遵循三个匹配原则：它们应该具有相同方向、相同的电容类型以及尽可能的靠近。这些规则能够有效的减少工艺制造过程中产生的误差以确保模拟器件的功能完整。（2）如果需要匹配的电容使用单位电容来搭建，那么这些单位电容应该并联，而不是串联。（3）如果在版图中使用正方块电容，并且它的每个角都可以被切为45的角。周长的变化是造成

52、电容相互不匹配的最为主要的不确定因素，周长与面积之间越小的比值，为了最大的可能的实现匹配可以在需要相互匹配的电容之间具有相同的单位电容。（4）在需要相互匹配的电容周围放一些虚拟的电容，就可以非常有效的减少工艺制造过程中产生的误差，需要这些虚拟的电容和匹配的单位电容要有相同的形状和大小，并具有相同的间距。（5）尽可能的增大所需要匹配的电容的面积，增大电容面积的可以使有效减少不匹配。在常见的CMOS工艺中比较多使用的电容面积大小为20m20m到50m50m。当所需的电容面积大于1000m，建议可以把它分成多个单位电容，经过交叉耦合处理后可以有效的减少梯度对其的影响以及提高版图全面匹配14。（6）在

53、矩形阵列中，纵横比值需要尽可能的减小，为1：l时为最佳。（7）匹配电容连接时连接在上极板可得到高阻抗信号，这样比接下极板更能够有效的减少寄生电容的产生。衬底产生的噪音耦合也是非常关心的，建议可以把整个电容建在N阱中，最好给这个阱连接一个干净的模拟参考电压，比如地线。（8）为了避免产生耦合现象对版图的影响，可以将需要匹配的电容远离大功耗的器件、开关晶体管以及数字晶体管。（9）为了减少噪音和耦合的影响，在匹配电容上走金属线是允许的。4.4 MOS晶体管的版图设计在CMOS集成电路设计中往往只给出所需MOS管的沟道宽长比，而具体的沟道长度，即MOS管源、漏扩散区的间距，则要由版图设计者根据器件物理特

54、性、工作电压和具体工艺设计规则来确定。缩短沟道长度不仅可以提高跨导，增大饱和源漏电流，同是又因输入电容减小，可以提高开关速度。从提高集成度和成品率出发，也要求L要小，但是由MOS器件物理特性知道，L的减小受到漏源穿通电压的限制，漏源穿通电压与L的平方成正比，与衬底杂质浓度成正比，所以集成电路制造工厂在设计规则中给出了L的最小尺寸，设计者必须遵守设计规则中的最小尺寸15。图4.5 PMOS的剖面图MOS管的典型物理表示法包括为两个矩形，他们代表了为制造这个MOS管所需的光刻图形。当多晶硅穿过有源区时，就形成了一个管子。当多晶硅穿过P扩散区时，形成PMOS。多晶硅和P扩散或N扩散图形相交的地方就有

55、可能形成自对准的多晶硅晶体管13。MOS剖面图如图4.5所示，利用本课题所需的设计规则所设计的版图如图4.6所示（以PMOS为例）。图4.6 PMOS的版图（1）MOS器件的全套规则如下16：一致性。需要匹配的器件质心位置应该大约近似一致，理想状况下，质心应该是完全重合的；对称性。器件的阵列应该同时相对于Y轴和X轴对称，在理想状况下，单元自身并不呈对称性，而是阵中各单元位置相互对称；分散性。晶体管阵列尽量最大程度上呈分散的，即组成器件的每个部分要最大程度上均匀地分散在阵列之中；紧凑性。晶体管阵列应该最大程度上排列紧凑的，在理想状况下，整体形状应接近于正方形；方向性。每个匹配的器件中包含相同数量

56、的朝向相反的段。通俗来讲，就是匹配器件应具有相等的手征值。（2）通过对影响MOS晶体管匹配特性和匹配因素的分析，以下为MOS晶体管版图设计应用到的匹配规则如下17：采用相同叉指图形。晶体管的宽长比不同时是很难匹配的，大多数需要匹配的晶体管要求为要有宽度要相对的较大，一般来说是要分成几个叉指，要求每个叉指的长宽都应该与其他叉指的长宽相等；采用大面积有源区。MOS晶体管沟道长与宽的乘积即为其有源区的面积；晶体管方向一致。假如晶体管没有并行放置，则其容易受到由倾斜和应力使得载流子的迁移率产生变化，这样的变化会导致晶体管的跨导值有所浮动，这种效应如此严重以至于晶体管尽可能平行放置；晶体管应该相互靠近。

57、MOS晶体管较易受到温度梯度、应力梯度和氧化层厚度梯度的影响。晶体管应该尽可能的相互靠近；需要匹配的晶体管版图应该尽可能紧凑。每个器件应分成几段以使阵列结构尽可能紧凑。匹配器件应全部由具有同样长度和宽度的段组成；避免使用极短或者极窄的晶体管。尺寸小于1um的晶体管由于受到边缘效应的影响，导致随机失配增大，晶体管应避免采用亚微米尺寸。4.5 误差放大器的版图设计在版图绘制过程中用到的技术如下：（1）接触孔、通孔个数至少为两个，目的在于提高连接的可靠性，同时还有助于减小接触电阻；（2）金属走线尽可能短并且宽，目的在于减小寄生电阻；（3）采用金属线连接多晶硅栅，目的在于尽量的避免天线效应；（4）一些

58、需要匹配的MOS晶体管采用了交叉耦合的摆放方式，目的在于使版图不仅排布紧凑，而且还满足了方向性的规则；（5）要求匹配的电阻阵列两端加入虚拟器件，目的在于避免沟道效应及刻蚀等造成的匹配器件的误差18。整个误差放大器的版图如图4.7所示：图4.7 误差放大器的版图最终修改完成的本课题版图面积大致为115m*55m=0.00632mm2。大连东软信息学院毕业设计（论文）第5章版图仿真验证在IC设计中，版图设计完成后的下一个步骤就是进行版图验证，版图验证是集成电路设计中最重要的部分。常规的验证包括集合规则检查（DRC）、版图与电路一致性检查（LVS）和电学规则检查（ERC）。其中，DRC检查的标准是给

59、定的设计规则，对图形的最小线宽、最小间距、最小接触孔尺寸、栅和源漏的最小交叠面积等工艺限制对所绘制版图进行检查。它是通过对线与线之间的距离计算从而检查出违反给定设计规则的错误。LVS验证一般都在DRC验证之后，当LVS验证修改后是需要再次进行DRC验证并对版图进行必要的修改。为了提高芯片的成品率，版图的验证是非常必要的19。5.1 DRC验证本版图通过Cadence的版图验证工具Dracula进行版图的验证，DRC验证的步骤如下：（1）导出gds文件，在CIW窗口中操作File-Export-Stream Out；（2）设置路径，在弹出的窗口中，Library Browser选择要验证的版图m

60、ylib5里面的BG，将Output File设置路径为/home/user1/AMP.gds；（3）在Linux 系统的user1文件里找到BG.gds文件，将其放到Linux系统和Windows7系统共享的VM文件夹中；（4）利用FileZilla软件将AMP.gds文件传送之Calibre工具下的文件夹中；（5）待以上操作运完成之后，运用Calibre工具将BG.gd版图文件打开，进行如下操作tools-Calibre interactive-run DRC-inputs，将自己导入版图文件选中；（6）rules，另外打开一个Linux窗口，敲入命令echo $TECHNOLOGY_FI