信号完整性培训

1、关于信号完整性培训中国科大 快电子学 安琪1第1页，共52页，2022年，5月20日，8点39分，星期四第一讲 几个基本概念 电源与地系统中国科大 快电子学 安琪2第2页，共52页，2022年，5月20日，8点39分，星期四一. 几个基本概念 信号完整性（Signal Integrity） 膝频率fKnee与上升时间tr 集总系统与分布系统 传输线与阻抗匹配中国科大 快电子学 安琪3第3页，共52页，2022年，5月20日，8点39分，星期四信号完整性（Signal Integrity）中国科大 快电子学 安琪4第4页，共52页，2022年，5月20日，8点39分，星期四一. 数字信号1. 理

2、想的数字信号（二值函数）数学模型2： 数学模型1：理想数字信号波形 数学模型2 理想数字信号波形 数学模型1式中：tr = t1 - t0 , tf = t3 t2中国科大 快电子学 安琪5第5页，共52页，2022年，5月20日，8点39分，星期四2. 实际的数字信号上升时间（tr）: 数字信号上升沿中对应满幅度电压的10% 90%处的时间 间隔。 下降时间（tf）: 数字信号下降沿中对应满幅度电压的90% 10%处的时间 间隔。 参数定义：中国科大 快电子学 安琪6第6页，共52页，2022年，5月20日，8点39分，星期四参数定义：trtf10%90%VH minVL maxVth50%

3、trtf10%90%VH minVL maxVth50%上冲（Overshoot） 上冲又被称为过冲。顾名思义，它指的是沿着信号边沿的跳变方向，信号波形中超出稳定的“1”或“0”状态电平的部分。 对于上升沿，这应是从“0”到“1”的跳变，在高电平处高于逻辑电平“1” 稳定电压值的部分。 对于下降沿，这应是从“1”到“0”的跳变，在低电平处低于逻辑电平“0” 电压稳定值的部分。下冲（Undershoot） 下冲又被称为反冲。它指的是信号在过冲后，又沿着跳变方向的反方向，信号波形越过稳定的“1”或“0”状态电平的部分。 对于上升沿，即：从“0”到“1”的跳变，信号上冲后，反过来又低于逻辑电平“1”

4、 的稳定电压值的部分。 对于下降沿，即：从“1”到“0”的跳变，信号过冲后，反过来又高于逻辑电平“0”的电压稳定值的部分。振铃 （Ring） 信号发生连续多次的上冲和下冲，所形成的震荡。一般其振幅应是一次比一次小，逐渐趋于零。 中国科大 快电子学 安琪7第7页，共52页，2022年，5月20日，8点39分，星期四噪声容限：（Noise Margin） 噪声容限是量度逻辑电路在最坏工作条件下的抗干扰能力的直流电压指标, 它规定了数字电路在稳定状态时允许的最大噪声。该参数定义为: 最差输入逻辑电平值(VIH min或VIL max)与在这种输入条件下所能保证的最差输出逻辑电平值(VOH min或V

5、OL max)之差, 即: 这里有两个噪声容限定义：NMH表示高电平状态时的噪声容限, NML表示低电平状态时的噪声容限。10%90%VH minVL maxVth50%10%90%VH minVL maxVth50%trtf中国科大 快电子学 安琪8第8页，共52页，2022年，5月20日，8点39分，星期四二. 信号完整性 信号完整性涉及到两个方面：信号波形的完整性和时序的完整性。信号波形的完整性： 经常提及的术语是上述的五个基本概念，这就是：信号的上升时间（tr）和下降时间（tf），波形的上冲（Overshoot），下冲（Undershoot）和振铃 （Ring）。以及接收端的信号还存在

6、多大的噪声容限（Noise Margin)。 信号完整性讨论是为了确保可信的高速数据传输。在高速数字系统设计时，人们经常会问到这样的问题：传输到目的地的信号是否如同人们所预期的那样？或者说：当信号到达时是否处于良好的状态？ 中国科大 快电子学 安琪9第9页，共52页，2022年，5月20日，8点39分，星期四时序的完整性 时序完整性主要关注的是同步时序方程是否能满足。经常涉及到是时序偏差（Skew）和抖动(Jitter)的概念。建立方程：保持方程：中国科大 快电子学 安琪10第10页，共52页，2022年，5月20日，8点39分，星期四时序偏差时序信号的理想“沿变”和实际上的“沿变”之差。 在

7、实际系统中，造成时序信号的“沿变”与理想“沿变”存在着差别的一个主要原因是因为逻辑器件的信号传输延迟时间上存在着差别。因此，人们也常直观地将时序偏差定义为器件输出时序信号的传输延迟之差。InOut1Out2InOut1Out2中国科大 快电子学 安琪11第11页，共52页，2022年，5月20日，8点39分，星期四两类时序偏差 从更广义的角度出发，由于器件之间连线延迟的不同，或者负载条件的不同，都有可能引起时序信号的实际“沿变”与理想的“沿变”不同。因此可以将时序偏差分为两类：内部时序偏差（Intrinsic Skew）： 由逻辑器件内部产生的，表现为逻辑器件输出之间信号延迟上的差别。外部时序

8、偏差（Extrinsic Skew）： 由于连线延迟和负载条件不同引起的延迟差别。中国科大 快电子学 安琪12第12页，共52页，2022年，5月20日，8点39分，星期四时序抖动 当实际信号的边沿与理想时序边沿的偏离由于受某种因素（如噪声、串扰、电源电压变化等）不断发生变化时，而且这种变化是随机的，这种现象就是我们常说的时序抖动，或者说时序晃动。这种偏离相对于理想位置可能是超前，也可能是滞后的，时序抖动的数值表示通常有两种： 时钟抖动的最大值，即：峰-峰值（Peak-Peak），单位一般为皮秒，常用ps来表示。 时钟抖动的均方根值，即所谓的标准方差（），单位一般也为皮秒（ ps ）。 数字信

9、号的边沿抖动，对系统的影响可以认为是一种动态行为，或者说其影响是随机的，对系统性能破坏更大，尤其是时钟信号的抖动，常常是制约高速数字系统性能的根本因素。 中国科大 快电子学 安琪13第13页，共52页，2022年，5月20日，8点39分，星期四时间容限（Timing Margin）建立方程：保持方程： 所有项目都考虑为最差情况，即考虑了时间容限，但然，也有为了更为保险，可以再加一些时间容限，但在当前的高速电路，增加时间容限也是要付出代价的中国科大 快电子学 安琪14第14页，共52页，2022年，5月20日，8点39分，星期四影响信号完整性的主要因素 信号在传输线上的反射 信号在传输过程中的串

10、扰 噪声（电源噪声，热噪声，地反弹噪声等） 电磁辐射中国科大 快电子学 安琪15第15页，共52页，2022年，5月20日，8点39分，星期四要点 在高速数字系统设计时，实际的数字波形必须考虑。既：要保持 信号的完整性。 信号完整性涉及到两个方面：波形完整性和时序完整性。 波形完整性要素： 上升和下降时间 上冲和下冲 振铃 噪声容限 占空比 时序完整性要素： 同步时序方程 时序偏差 时序噪声 时间容限 中国科大 快电子学 安琪16第16页，共52页，2022年，5月20日，8点39分，星期四膝频率（fKnee）与 上升时间（tr ）中国科大 快电子学 安琪17第17页，共52页，2022年，5

11、月20日，8点39分，星期四 考虑两个极端情况： 1. 一个频率为 的正弦波 波形变化一个周期需要3万年。若输入到TTL电路，其输出电压 每天变化不到1V。 任何一个包含这样低频率的半导体器件的试验都会以失败而告 终。在这样长的时间尺度来看，集成电路只是一小块氧化硅。 2. 一个频率为 的正弦波 信号周期为1ps，数字电路根本无法响应这个频率的信号。 一些电路参数发生变化。如地线的电阻由于趋肤效应由0.01 （1KHz）变为1，并且还获得50的感应电抗。 电路元件的参数是对频率敏感的，在不同的频率范围内会表现出来不同的特性。任何一种电参数，其数值仅在一定的频率范围内有效。中国科大 快电子学 安

12、琪18第18页，共52页，2022年，5月20日，8点39分，星期四到底多高的频率 会影响到高速数字 电路的设计呢？中国科大 快电子学 安琪19第19页，共52页，2022年，5月20日，8点39分，星期四膝频率（FKnee）DQ/QCPFclockRandom “1” or “0” 时钟信号的上升、下降时间为时钟周期的1%。 D触发器输出数字信号的特征与输入时钟类似。 一个实验中国科大 快电子学 安琪20第20页，共52页，2022年，5月20日，8点39分，星期四频谱分析 从频率Fclcok到频率Fknee，整个输出 功率密度谱呈-20dB/decade的斜率 下降。 在Fknee处附近，

13、谱密度曲线开始快 速下降。 拐点频率Fknee的功率谱密度比正常 下降曲线低6.8dB。 输出信号的能量主要集中在低于拐 点频率Fknee的频率范围内。 将膝频率Fknee频看作为数字信号的 频率成分上限。DQ/QCPFclockRandom “1” or “0”谱分析中国科大 快电子学 安琪21第21页，共52页，2022年，5月20日，8点39分，星期四膝频率与上升时间 任何电路若对膝频率FKnee及其以下频率有平坦的响应曲线的话，那么信号通 过此电路不会失真。 数字电路对高于其FKnee以上的输入频率成分的响应不会影响到对正常的对应 于低于FKnee的数字信号的处理。 任何数字信号的膝频

14、率只与数字信号的上升（tr）和下降沿时间（tf）有关，而与时钟速率无关。两个重要结论： 容易看出，上升沿时间越小，膝频率越大，上升沿时间越大，膝频率越小。任何数字信号重要的时域特性基本上都是由FKnee频率以及其以下的频率成分所决定。 中国科大 快电子学 安琪22第22页，共52页，2022年，5月20日，8点39分，星期四集总系统与分布系统中国科大 快电子学 安琪23第23页，共52页，2022年，5月20日，8点39分，星期四一. 信号传输的四种电性等效模型 全波模型 分布模型（离散模型） 集总模型 直流模型 中国科大 快电子学 安琪24第24页，共52页，2022年，5月20日，8点39

15、分，星期四1. 全波模型 理论：“麦克斯威方程组”。 假设电磁波在一个无限大的平 面上行进： 电场指向x方向； 磁场指向y方向； 整个电磁场往z方向行进。 传播速度：光速， 阻抗：电场对磁场的比值，在自由空间里为377。 当平面波遇到一个高传导物体时，传播方向会随即发生变化。如果适当地调 整传播的物体，则平面波可以被导入到一个传输线里，这个我们称为“全波 模型”。 选择“边界条件”用以代表实际物体的几何结构以及所使用的材料，来求解全 波模型的麦克斯威方程组。 即使非常简单的结构体，方程组也很难解出。中国科大 快电子学 安琪25第25页，共52页，2022年，5月20日，8点39分，星期四2.分

16、布系统 简化数学模型： 用“电容”来描述电能 用“电感”来表示磁能， 用“电阻”来代表转换为热的能量损耗。 这些元件被定义成没有实际尺寸，由无损和 无延迟的导线将它们连接起来。 有了这些电路元件就不再需要麦克斯威方程 组和边界条件，利用这些电路元件就可以来 描述一个所谓的理想传输线的结构。分布模型（离散模型）示意图 基本的传输线结构如图所示，理想上，它是由无限多的RLC网络所组成的，然而，为了计算的目的（特别是为了时域的计算方便），我们通常选择有限个RLC网络来代表。其基本的假设是每个RLC网络的延迟时间远小于信号的波长或者上升时间。 需要提醒的是，这种传输线模型仍然是用集总的元件来描述系统的

17、，只不过这些元件是分布在整个系统中，并且是足够小。以至于每个RLC网络的延迟时间远小于信号的波长或者上升时间。我们称这种传输线模型为“分布模型”。在分布模型”中，我们使用了许多分布元件来描述电波传输的性能。 中国科大 快电子学 安琪26第26页，共52页，2022年，5月20日，8点39分，星期四3.集总系统 如果传输线的整体传输延迟时间较信号的上升时间来的短的话，则只需要一个RLC网络或是RC网络就可以代表整个电磁波的性能，我们称它为“集总模型”。 在集总模型的环境里，电磁波的波长会远大于电路的物理尺寸，所以，可以将分布的一些小的电路元件集总起来就可以精确地描述电磁波的性能。集总模型直流模型

18、 最后，当电路进入“直流模型”的环境时，只需一个电阻或者一个零延迟时间的导线就足以代表电磁波的性能。 4.直流系统中国科大 快电子学 安琪27第27页，共52页，2022年，5月20日，8点39分，星期四四种电性等效系统 四种电性等效模型的分类与电磁波的波长（或信号的上升时间）相关，也与系统的几何尺寸相关。几何结构尺寸越小者越不容易进入“分布模型”领域，而尺寸越大者，例如印刷电路板，只要信号的上升时间小于10ns就会进入“分布模型”领域。而尺寸小者如芯片，上升时间低于0.2ns以内才会进入“分布模型”领域。中国科大 快电子学 安琪28第28页，共52页，2022年，5月20日，8点39分，星期

19、四二. 集总系统与分布系统 一个导体系统（主要指无源网络），若系统的物理尺寸足够小，以至于当信号输入时，其上所有点同时达到相同的电位，则该系统被称为集中系统（Lumped System）。反之，则称为分布系统（Distributed System）。 图中右侧1英寸连线的例子表明：对于同样的1ns上升沿，1英寸连线呈现为一个集中系统，在所有时间点上，线上各部分电压基本上是相同的。 图中左侧描述了一个10英寸长印刷电路板连线上的电信号的电位分布。图中，一个1ns上升时间宽度的信号从左边输入。当脉冲信号沿着连线传输时，可以看出，线上所有各点的电位并不是相同的。这个系统对输入信号的响应是沿着连线分布

20、的，因而被称为分布系统。图中还给出了0，1，2，3和4ns各点的电位分布。从4ns时电位分布图中可以看出，1ns上升时间的等效长度为5.6in。重新定义：中国科大 快电子学 安琪29第29页，共52页，2022年，5月20日，8点39分，星期四电子学等效长度 任何导体系统对于输入信号的响应极大地取决于该系统的尺寸是否小于输入信号中最快电特性的电子学等效长度。 广义地讲，电子学等效长度指的是信号中某电特征在导体中传输时所占有的物理长度。对于数字信号来说：“0”到“1”和“1”到“0”的跳变（tr和tf）是其最关键的变化，表示状态的转换，而且也是数字信号中最快的电特征。所以，通常人们把数字信号的上

21、升时间的等效电子学长度称为该信号的电子学等效长度。 电特性（如上升时间）的电子学等效长度，与两个因素有关：电特性的时间宽度和它的单位传输延迟时间。我们有：这里： tr：上升时间。单位：（ps）。 td：单位传输延迟时间。单位：（ps/in）。其物理意义：上升时间在导体中传输时所占有的物理长度。例: 10KHECL电路的上升时间大约为1.0ns。设信号在FR-4印刷电路板内层传输，其 单位传输延迟时间为180ps/in，则电子学等效长度为：l = 1000/180 = 5.6in。中国科大 快电子学 安琪30第30页，共52页，2022年，5月20日，8点39分，星期四判定依据: 判定一个导体系

22、统是集中系统还是分布系统的依据与两个因素有关：信号的电子学等效长度和系统的物理尺寸。 当输入信号一定时（上升时间），大物理尺寸的系统是分布系统；而小物理尺寸的系统则可能是集中系统，反之依然。 通常是用系统物理尺寸和信号上升时间的比值来进行衡量。最方便的方法是用信号的电子学等效长度与该系统的实际物理尺寸相比较。 系统物理尺寸小于 则可以认为是集中系统；反之为分布系统。中国科大 快电子学 安琪31第31页，共52页，2022年，5月20日，8点39分，星期四要点 电子学等效长度： 电路尺寸小于 则可以认为是集中系统；反之为分布系统。中国科大 快电子学 安琪32第32页，共52页，2022年，5月2

23、0日，8点39分，星期四传输线与阻抗匹配中国科大 快电子学 安琪33第33页，共52页，2022年，5月20日，8点39分，星期四传输线的物理模型平行双线及其等效电路 传输线的物理模型 为了研究信号在传输在线随时间、位置变化时的变化情形，即u(x,t)和i(t,x)的变化规律。我们以平行双线为例引入分布参数的概念，求解传输线上的电压和电流变化规律所满足的方程：电报方程。 选取一小段平行双线的进行研究。小段 的长度为x,如右图所示。虽然传输线是一个分布系数系统, 但我们仍先用一个集中参数的模型来描述。 显然, x越小, 就越接近传输线的实际情况。当x0时, 该模型就逼近真实的分布参数系统。 传输

24、线是由无数个这样的小段组成的。中国科大 快电子学 安琪34第34页，共52页，2022年，5月20日，8点39分，星期四传输线的电报方程 选取传输线起点为坐标原点，即X=0，分析距原点为X到X+x处的情况:： L: 单位长度上的分布电感， R: 单位长度上的分布电阻， C: 单位长度上的分布电容， G: 单位长度上的分布电导(介质漏电引起) 在X处的电压为u(t,x)，电流为i(t,x),而X+x处的电压则为u(t,X+x),电流则为i(t,X+x) (注意: 此处电压u 及电流i是时间(t)和位置(x)的二元函数)，根据克希霍夫定律，从传输线的x到x+x段，应有：平行双线及其等效电路 中国科

25、大 快电子学 安琪35第35页，共52页，2022年，5月20日，8点39分，星期四理想传输线 下面的讨论, 我们以理想导线来进一步简化上述方程。 假定导线是无损耗线, 既忽略耗能元件电阻和电导的作用，只考虑储能元件电容和电感的作用，因而有: R=0, G=0。 假定导线在各点是均匀的。 这时, 传输线等效电路可简化为一个无损耗线等效电路。平行双线及其等效电路 无损耗线等效电路 中国科大 快电子学 安琪36第36页，共52页，2022年，5月20日，8点39分，星期四双曲线方程 对于理想传输线，当忽略耗能元件电阻和电导的作用时（R=0, G=0），方程（2.2.4）和（2.2.5）就简化为双曲

26、线方程。 从数学上讲，这是一维波动方程，也可称为双曲型方程。要解这组方程，还必须给出具体的初始条件和边界条件。 中国科大 快电子学 安琪37第37页，共52页，2022年，5月20日，8点39分，星期四 入射波和反射波 传输速率： 特性阻抗： 反射系数： 终端匹配： ZC=ZL 几个重要的结论中国科大 快电子学 安琪38第38页，共52页，2022年，5月20日，8点39分，星期四终端失配 终端短路 电压波 当电压波传到终端后，反射系数为1，所以将在终端全部反射，而相位与入射电压相差，即反向全反射。 电流波 电流波也在终端发生全反射，但相位不变，是正向全反射。 设输入是幅度为+E的阶跃电压，则

27、方程解 变为:xxxxxxxxu(x,t)i(x,t)u(t,l)i(t,l)tttdtdllllllt l/vt = l/vl/v t 2l/vt = 2l/v1/Zcll1/21/21/21/2-1/21/2Zc-1/2Zc1/2Zc1/2Zc1/2Zcu(t,0)2tD1/2ti(t,0)2tD1/2Zct1/Zc中国科大 快电子学 安琪39第39页，共52页，2022年，5月20日，8点39分，星期四 终端开路 电压波 当电压波传到终端后，反射系数为-1，同样将在终端全部反射，但相位与入射电压相同，即正向全反射。 电流波 电流波也在终端发生全反射，但相位相反，是反向全反射。 设输入是幅

28、度为+E的阶跃电压，则方程解变为:xxxxu(x,t)ttdt l/vt = l/vl/v t 2l/vt = 2l/v1xxxxi(x,t)ttdllllllll1/21/21/21/2-1/21/2Zc1/2Zc1/2Zc-1/2Zc-1/2Zcu(t,l)i(t,l)t2td1tu(t,0)i(t,0)2td1/2Zc中国科大 快电子学 安琪40第40页，共52页，2022年，5月20日，8点39分，星期四 Zc Zl 的一般情况 Zc Zl 时，又可分为二种情形： 电压波是同相反射，但反射的电压幅度小于1。电流波是反相反射，但反射的电流幅度也小于1。 Zc Zl 电压波是反相反射，但反

29、射电压幅度小于1。电流波是同相反射，反射的电流幅度也小于1。 0 Zl Zc两种情况下，反射系数的绝对值都小于1，即： 中国科大 快电子学 安琪41第41页，共52页，2022年，5月20日，8点39分，星期四实际的多次反射举例中国科大 快电子学 安琪42第42页，共52页，2022年，5月20日，8点39分，星期四传输线匹配方法一.串联匹配 串联匹配方法是在驱动门电路输出端与传输线输入端之间串入一个小电阻RS，使得RS的阻值加上驱动门电路的输出阻抗r0阻值等于特性阻抗ZC的阻滞。右图显示的是一个ECL电路的串联匹配电路，其方法对其他数字逻辑电路也是适用的。 RE是下拉电阻，一般应大大于RS。

30、串联匹配方法的基本考虑是要求始端匹配。所以从B点向A点处看的等效电阻应等于特性阻抗Zc，因此，要求电阻应满足: 其中r0是门电路的输出阻抗，大约为7(10K 系列)。而在终端C点，由于一般集成门电路的输入阻抗都较高，可看成开路。设ZC=75 ，ECL10K系列集成电路的输出阻抗为7，输入阻抗为50K，则有： RS = 75-7 = 68中国科大 快电子学 安琪43第43页，共52页，2022年，5月20日，8点39分，星期四二.并联匹配 并联匹配是最简单，最常用的匹配方法，它是在连线的终端处采用阻值等于传输线特性阻抗的并联电阻进行匹配。对于ECL电路，并联匹配电阻的另一端接VEE或VTT，该匹

31、配电阻同时起着ECL门电路射极下拉电阻的作用。对于PECL和COMS电路，并联匹配电阻的另一端一般接地。如下图(a)所示。 设一个电压信号被前级电路输出时，其信号波形如下图（b）的波形A所示。该信号沿传输线传输，经过TD时间后到达传输线终端，由于终端负载电阻等于传输线的特性阻抗，反射系数为零，没有反射信号产生。图2-6-2（b）的波形B是传输线的终端信号。由图可以看出，终端信号只是一个延迟了TD时间的输入信号，在完全匹配的条件下，信号没有反射，因而也没有失真。 （a） (b) 并联匹配方法 中国科大 快电子学 安琪44第44页，共52页，2022年，5月20日，8点39分，星期四三.戴维宁等效

32、并联匹配 为了减少并联匹配方法的功耗，一个可选择的方法是采用所谓的戴维宁等效电阻。戴维宁等效方法是采用两个电阻，一个接VCC（对ECL电路，就是接地），另一个接电源VEE，选择适当的阻值，使两个电阻的并联阻值等于传输线的特性阻抗，而其戴维宁等效电压等于VTT，如下图所示。戴维宁等效方法的优点是整个系统中只使用VEE电源，并且功耗比使用单个电阻作并联匹配时要小，适合于连线特性阻抗较小（如50）的系统，代价是多用一倍的电阻。使用戴维宁等效原理，图（a）的电路可用图（b）中的等效电路所替代，其中： （a） (b) ECL电路的戴维宁并联匹配方法 中国科大 快电子学 安琪45第45页，共52页，202

33、2年，5月20日，8点39分，星期四四.交流并联匹配 交流匹配也可以称为RC串联网络匹配。这也是一种终端并联匹配方法，其原理如下图所示。 RC串联网络匹配是在终端处用一个电容和一个电阻的串联对传输线的特性阻抗进行匹配。其最大的特点是利用串联的电容割断信号直流成分的信道，减少匹配阻抗对前级电路的驱动要求。这非常适合低特性阻抗传输线的匹配。 对信号的高频成分，串联电容呈短路状态，终端电阻主要由串联的电阻形成；对信号的直流成分，电容的容抗很大，相当于终端有一个很大的端接电阻。而对连线的传输线效应来说，正是信号的前、后沿这样的高频成分才真正有意义。对直流成分可不考虑传输线效应的影响。交流并联匹配方法中国科大 快电子学 安琪46第46页，共52页，2022年，5月20日，8点39分，星期四五.总线匹配 1.总线的信号传输特点 这里的总线一般指的是所谓的共享总线（Shared Bus），下图是一个共享总线的原理示意图。在共享总线中，信号的传输有以下特点： 一个驱动器输出的信号可以驱动多个接收器。 信号传输的方向可能是双向的。 驱动器和接收器的位置都是任意的，可以是总线上的任一个位置。 总线两端端接方法 VTT.VTT100100Zc = 100 在总线两端都进行 终端的并联匹配。中国科大 快电子学 安琪47第47页，