qsys配套程序设计方案原理

1、Qsys_PIO_设计方1. PIO具有Avalon接口的并行输入/输出(parallelinput/outputPIO)核器 Qsys_PIO_设计方1. PIO具有Avalon接口的并行输入/输出(parallelinput/outputPIO)核器 接口。I/O 端口既可以连接片上用户逻辑，也可以连接FPGA 与外设连接的I/O 控制PIO核中断请求（IRQ）输出能够确定一个基于输入信号的中断。PIOSOPCBuilder提供的并且易于集成到任何由SOPCBuilder2. 功能描每个PIO32个I/O读/的Avalon-MM接口控制PIO端口。在主机控制下，PIO输入端口的数据，并驱动

2、数据到输出端口。当PIO端口直接与I/O引脚相连时，主机通过写PIO核中的控制寄存器对I/O1理器系统使用多个PIO 核的例子，其中，一个用于控制LED；一个用于捕获来自片上复位请求控制逻辑的边缘；另一个控制片外 LCD 显示。在集成到SOPCBuilder创建的系统时，PIO核有2种用户可见功 器erruptmask和edgecapture132个I/OI/O 端口既可与在集成到SOPCBuilder创建的系统时，PIO核有2种用户可见功 器erruptmask和edgecapture132个I/OI/O 端口既可与逻辑相连接，也可驱动连接到片外设备的I/O 脚。寄存器通过Avalon-MM

3、 接口提供到I/O 端口的接口。下面的表格是这些寄数据输入/输出PIO核的I/O端口既可以连接片上逻辑也可以连接片外逻辑，PIO核可以配置为输入、输出或双向。若用来控制双向 I/O 引脚，则 PIO 核提供具有三态控制边沿捕获到高的跳变、高到低的跳变或者 2 种跳变均捕获。只要在输入端检测到边沿，该条IRQLevel-sensitive（电平检测） PIO 核硬件能检测一个高电平，可类型能触发 IRQ。3. 3IRQ的PIO3IRQ的PIOAvalon-MM 接口PIO核的Avalon-MM接口由一个单个的Avalon-MM从端口组成。从端口有 Avalon-MM 读写传输的基本功能，Aval

4、on-MM 从端口提IRQ 输出PIO 核4SOPC Builder中实例化PIO设计者在SOPCBuilder中使用MegaWizard向导来配置硬件特性设置。下Basic Settings（基本设置 则I/O 端口宽为n 位。InputOptions（输入选项InputOptions（输入选项）IRQ产生设置。边沿捕获寄存器Capture（同步捕获当Synchronouslycapture（同步捕获）打开时，PIO核包含边沿捕获寄存器， edgecaptureInputOptions（输入选项InputOptions（输入选项）IRQ产生设置。边沿捕获寄存器Capture（同步捕获当Syn

5、chronouslycapture（同步捕获）打开时，PIO核包含边沿捕获寄存器， edgecapture。用户必须进一步指定边沿探测的类型：RisingEdge（上升沿Falling Edge（下降沿） EitherEdge（上升下降沿） it Clearing for Edge Capture Register（边沿捕获寄存器的使能位打开it-clearing for edge capture register（位，写 1 到边沿捕获寄存器的位。例如，为了清除边沿捕获寄存器的位 6，可以写 01000000 到寄存器。中e)portsPIO 位共 个设备引脚用于驱动Input ports

6、Output ports 当GenerateIRQ（IRQ）被打开，且一个指定的事件在输入端口发生时，PIOIRQIRQ事件的原因：Level（电平） 当一个指定的输入为高，并且在掩码）寄存器中该输入的中断是使能的，核产生一个 IRQ。Edge（边沿）当GenerateIRQ（IRQ） 仿SimulationO 当GenerateIRQ（IRQ）被打开，且一个指定的事件在输入端口发生时，PIOIRQIRQ事件的原因：Level（电平） 当一个指定的输入为高，并且在掩码）寄存器中该输入的中断是使能的，核产生一个 IRQ。Edge（边沿）当GenerateIRQ（IRQ） 仿SimulationO

7、 Driveinputsto 5. PIO 核支持所有的Altera 编程这一节描述PIO HAL 系统结构。对于 Nios II 处理器用户，Altera 提供了定义 或者ANSIC。Nios计，它们示范了PIO 核的用法。特别是 count_binary.c 例子，使用PIO LED，并且用PIO 文PIO寄存信，表 2 假定 PIO I/O 端口被配置为n 位宽度。2PIO(n-2100读R写W1方向寄存器 写任何edgecapture，会清 0 所有数据寄存器Data寄存器返回的呈现在输入端口的值。如果PIO写datainput-only（只输入）data寄存器无影响。如果PIO写任何

8、edgecapture，会清 0 所有数据寄存器Data寄存器返回的呈现在输入端口的值。如果PIO写datainput-only（只输入）data寄存器无影响。如果PIO核硬件被配direction（方向）1（输出）方向寄存器当位n1时，端口ndata（数据）寄存器的相应位驱动direction 寄存器不存在，在这种情况下，读direction 返回一个未定义的值，写 direction 无影响。0，所以所有双向I/O端口都被配置为输入。如果那些PIO 端口被连接到FPGA 器件的引脚，则这些引脚保持高阻状态。在双向模式，为了改变PIO 端口的方向，要重新编程direction 寄存器。中寄存

9、器 输入端口中断。中断行为取决于PIO 不能产生 IRQ，读erruptmask erruptmask寄存器的位都是0，所以所有的PIO端口中2中寄存器 某位为 1，允许相应端口的中断。3边沿捕获寄存器 4W5W边沿捕获寄存器如果edgecapture（边沿捕获）寄存器中的n 被设置1，在输入n上的边沿将会被探测到。Avalon-MM 主外设能够读edgecapture 寄存器以确定是否有一个边沿出现在任何PIO 输入端口。写任何值到edgecapture 将清除寄器只能在硬件被配置位捕获边沿时存在。如果PIO 核没有被配置成捕获边沿，读edgecapture 将返回一个未定义的值，写边沿捕获

10、寄存器如果edgecapture（边沿捕获）寄存器中的n 被设置1，在输入n上的边沿将会被探测到。Avalon-MM 主外设能够读edgecapture 寄存器以确定是否有一个边沿出现在任何PIO 输入端口。写任何值到edgecapture 将清除寄器只能在硬件被配置位捕获边沿时存在。如果PIO 核没有被配置成捕获边沿，读edgecapture 将返回一个未定义的值，写edgecapture 无影响。输出置位和输出清零寄存器你可以使用输出置位和输出清零（outset和 到outset0 x08（00001000）到3 lear0中断行为既能够读data 寄存器，也能够edgecapture 寄

11、存器以确定那一个输入端口1时，IRQedgecapture和 erruptmask1时，IRQ被确定。IRQ保持确定直到禁用 erruptmask 中相应的位或者写edgecapture 相应的位以明确地确认为止。文PIOaltera_avalon_pio_regs.hPIO下altera_avalon_pio_regs.h 文：#ifndef ALTERA_AVALON_PIO_REGS_H #define ALTERA_AVALON_PIO_REGS_H #includeDRESS_NATIVE(base, 0)#define IOWR(base,0,DRESS_NATIVE(base, 1)#define IOWR(base,DRESS_NATIVE(base, 0)#define IOWR(base,0,DRESS_NATIVE(base, 1)#define IOWR(base,1,DRESS_NATIVE(base, 2)IOWR(base, 2, data) DRESS_NATIVE(base, 3)IOWR(base, 3, data) RESS_NATIVE(base, 4)#define IOWR(base,4,ADDRESS_NATIVE(b