芯片发展历程与莫尔定律演示文稿

1、芯片发展历程与莫尔定律演示文稿第一页，共二十五页。（优选）芯片发展历程与莫尔定律.第二页，共二十五页。第1个晶体管的诞生1947.12.23 点接触式晶体管 By Bardeen & Brattain第一篇关于晶体管的文章 Br Websters “The transistor, a semiconductor triode”（晶体管，一个半导体三级管）“Transistor =transfer + resistor, （晶体管传输+电阻） Transferring electrical signal across a resistor”（经过一个电阻传输点信号）第三页，共二十五页。场效应晶体

2、管理论通过表面电荷调制半导体薄膜的电导 率 (Phys. Rev. 74, 232,1948)1956 Nobel 物理奖：Bardeen, Brattain and Shockley场效应晶体管理论的建立第四页，共二十五页。1950-1956: 基本晶体管制造技术发展-从基于锗的器件转为硅衬底-从合金化制造 p/n结转变为扩散制备pn结1950 扩散结(Hall, Dunlap; GE)1952 结型场效应晶体管 ( Shockley; Bell Lab)1954 第一个硅晶体管(TI：德州仪器）)1955 扩散结和晶体管结合(Bell Lab)晶体管制造工艺的摸索第五页，共二十五页。第1个

3、集成电路的发明第1个IC锗衬底，台式结构、2个晶体管、2个电容、8个电阻，黑蜡保护刻蚀，打线结合4千2百万个晶体管、尺寸：224mm2Intel P4J. Kilby集成电路之父2000 Nobel 物理奖发明了第1个IC“Solid Circuit” 距离晶体管发明已经过去11年，why？第六页，共二十五页。 第一个Si单片电路IC-“微芯片” by R. Noyce (Fairchild, IC技术创始人之一)第1个在Si单片上实现的集成电路第七页，共二十五页。 1958-1960 基本IC工艺和器件进一步- 氧化工艺(Atalla; bell Lab)- PN结隔离(K. Levovec

4、)- Al金属膜的蒸发制备- 平面工艺技术(J. Hoerni; Fairchild) 1959-63 MOS 器件与工艺-1959 MOS 电容 (J. Moll; Stanford)-1960-63 Si表面和MOS器件研究 (Sah, Deal, Grove)-1962 PMOS (Fairchild); NMOSFET (美国无线电公司)-1963 CMOS (Wanlass, Sah; Fairchild)IC制造工艺的进步第八页，共二十五页。From SSI to VLSI/ULSI小规模集成电路(SSI) 2-30中规模集成电路 (MSI) 30-103大规模集成电路 (LSI)

5、 103-5超大规模集成电路(VLSI: Very Large ) 105-7甚大规模ULSI(Ultra Large) 107-9极大规模SLSI(Super Large) 109巨大规模(GSI: Gigantic/Giga)晶体管数目IC芯片中晶体管（脑细胞）数目第九页，共二十五页。制造技术Si 和其他材料的开发器件物理电路和系统-IC快速发展强烈依赖材料与技术研发性能(速度、能力可靠性)功能从简单逻辑门到复杂系统产量、价格、应用第十页，共二十五页。集成度提高-新工艺技术1958-1967 SSI *平面工艺1968-1977 LSI *离子注入掺杂*多晶硅栅极*局部硅氧化的器件隔离技术

6、*单晶管 DRAM by R. Denard (1968 patent)*微处理器( 1971, Intel)IC快速发展强烈依赖材料与技术研发第十一页，共二十五页。1978-1987 VLSI*精细光刻技术(电子束制备掩膜版)*等离子体和反应离子刻蚀技术*磁控溅射制备薄膜1988-1997 ULSI * 亚微米和深亚微米技术 * 深紫外光刻和图形技术集成度提高-新工艺技术IC快速发展强烈依赖材料与技术研发第十二页，共二十五页。1998- 2007 SoC/SLSI, 纳米尺度CMOS*Cu 和 Low-k 互连技术*High-k 栅氧化物*绝缘体上SOI, etc2008-集成度提高-新工艺

7、技术IC快速发展强烈依赖材料与技术研发第十三页，共二十五页。新制造方法300mm equipmentProcessing chemistriesAlliancesAdvanced Process ControlIntegrated metrology 新材料Copper InterconnectsSilicon-On-Insulator (SOI)Low-kSilicon Germanium (SiGe)Strained Silicon 新封装形式Flip ChipWafer Scale Packaging3D PackagingSystem in a package器件、电路新原理Syste

8、m-on-Chip (SOC)Magnetoresistive RAMDouble-gate TransistorsCarbon Nanotube TransistorsBiological and Molecular Self-assemblySource: FSI International, Inc.IC快速发展源泉材料与技术研发第十四页，共二十五页。Moores LawGordon Moore, “Cramming More Components Onto IntegratedCircuits”, Electronics, Vol. 38, No. 8, April 19, 1965.

9、莫尔定律Intel创始人Gordon Moore1965年提出集成电路的集成度，每18-24个月提高一倍1960 以来，Moore定律一直有效芯片上晶体管（脑细胞）尺寸随时间不断缩小的规律第十五页，共二十五页。Moores observation about silicon integration (cost, yield, and reliability) has fueled the worldwide technology revolution: IC miniaturization down to nanoscale and SoC based system integration.莫

10、尔定律原始依据第十六页，共二十五页。莫尔定律的有效性延续至今第十七页，共二十五页。莫尔定律的有效性延续至今第十八页，共二十五页。莫尔定律特征尺寸特征尺寸是指器件中最小线条宽度,为技术水平的标志对MOS器件而言，通常指器件栅电极所决定的沟道几何长度，是一条工艺线中能加工的最小尺寸也是设计采用的最小设计尺寸单位（设计规则） 缩小特征尺寸从而提高集成度是提高产品性能/价格比最有效手段之一集成度提高一倍，特征尺寸*0.7第十九页，共二十五页。集成电路的特征参数从1959年以来缩小了140倍平均晶体管价格降低了107倍。特征尺寸：10微米-1.0微米-0.8（亚微米 ）半微米 0.5 深亚微米 0.35

11、, 0.25, 0.18, 0.13 纳米 90 nm 65 nm 45nm 32nm/2009 28nm/2011 22nm/2012IC Industry: “Make it big in a make-it-small business”!IC工业就是一个在做小中做大的生意莫尔定律特征尺寸第二十页，共二十五页。MOS尺寸缩小莫尔定律特征尺寸第二十一页，共二十五页。全球最大代工厂商台积电是唯一一家具体公布20nm工艺量产时间的企业预定2012年下半年量产台积电（TSMC）于2010夏季动工建设的新工厂打算支持直至7nm工艺的量产 英特尔微细化竞争中固守头把交椅。从英特尔的发展蓝图来看，预计

12、该公司将从2011年下半年开始22nm工艺的量产。美国Achronix半导体（Achronix Semiconductor）于当地时间2010年11月1日宣布，将采用英特尔的22nm级工艺制造该公司的新型FPGA“Speedster22i” CMOS技术的观点而言，2220nm工艺对各公司来说均是3228nm工艺的延伸技术，也就是说很可能会通过使用高介电率（high-k）栅极绝缘膜/金属栅极的平面（Plane）CMOS来实现。那么，15nm工艺以后的CMOS技术又将如何发展？ 莫尔定律今后适用性？第二十二页，共二十五页。SOC与IC的设计原理是不同的，它是微电子设计领域的一场革命。SOC是从整个系统的角度出发，把处理机制、模型算法、软件（特别是芯片上的操作系统-嵌入式的操作系统）、芯片结构、各层次电路直至器件的设计紧密结合起来，在单个芯片上完成整个系统的功能。它的设计必须从系统行为级开始自顶向下（Top-Down）。集成电路走向系统芯片芯片制造技术的发展趋势第二十三页，共二十五页。SOC集成电路走向系统芯片SOCSystem