清航讲义文件部分跟往年差不多计算机组成第4章

1、1一位的ALU的线路设计：3、按真值表写逻辑表达式= (/OP1/OP0)( +/A +/ A/B + A BCin + ( OP1/OP0( AB + ( OP11一位的ALU的线路设计：3、按真值表写逻辑表达式= (/OP1/OP0)( +/A +/ A/B + A BCin + ( OP1/OP0( AB + ( OP1OP0 ( A+ B 或运CoutOP1/OP0)( + + BCin 一位的ALU的线路设计：2、接着写出功能的真值表OP A S (或1 1 0 01 1 0 11 1 1 11 1 1 1OP A B S 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1

2、0 0 1 1 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 OP A S (与1 0 0 01 0 0 01 0 1 01 0 1 1一位的ALU的线路设计：1、首先画出其组成示意图运算能 输入数据 A、三选加减进位输入 加减进位输出 与运或运3种运算用3部分电运算结果S, 3选1得二选一运算功能选择输+/-选择 B 或 B 计算机第4章 计算机的运算运算器包括 定点运算器 浮点运算器 2由 ALU 运算器包括 定点运算器 浮点运算器 2由 ALU 执行 +、（、并给出运算结果的状态信息C、Z、V、由通用寄存器组 REGs 承 组REGs组成,现相互连接。OP1 个 用

3、 16位的ALU16位 的 ALU，使其并行执 Cout0 需要把每一位上的 ALU 一位S1 进位输出信号和相的进输入信号正确连接；并把全部上的控制信号连接在一起，使而对两个16位的数据执行运算功能，产生正确还需要解决进位信号度，可采用超前进位一的C一的U一位的ALU的线路设计 4按逻辑表达式画简化果 果 三一加法这只是个原理性路与GP 3输出二选FA L 组算逻运三选二选通用寄存器输入D 乘商寄存器乘商寄存器B锁GP 3输出二选FA L 组算逻运三选二选通用寄存器输入D 乘商寄存器乘商寄存器B锁存器 A锁存16A A口地功三选8种运算功通用寄存B口地8种数据组三选8种结果处在教学的整个过程

4、中， 会用到一台由教学教学机中的运算器是选用4片4位字长的运算器 Am2901实现的。请大家注意，这个 以及具体的教学计算机控 运 制 存算 存信 结 号 果 建 送 立 到 时 寄 间 存 器 输 入 间输入数间运算器组成示意一个运算周期中的各时间段示意（组合逻辑（时序逻辑SSH SCI=001，Cin=1时钟CP用于控制寄存器和锁存器的把输入信号 起来用于后续的输出。通用寄存器I8I7I5I4I2I1BQYRSQ SSH SCI=001，Cin=1时钟CP用于控制寄存器和锁存器的把输入信号 起来用于后续的输出。通用寄存器I8I7I5I4I2I1BQYRSQ FR+S S R R R S R

5、S R R 00 D 0B F B F BF/2 BF/2 B R_S触发器低电平Q寄存器是 D发器，用脉冲Q A、B口锁Q接Q B 4周 如何给出？A3A0B3B0 I8I6 I5I3 4片Am2901OVER 低R I20 RR这个系统的优点 在于修改已有设 计或增加新的指 令等，主要表现 为修改ABEL或 VHDL语言的程序受码，影响后R 按键 功能开 36位控制信号 开关 16位数据开 RRTEC-计算机基本指令系汇编语句命名规则类指 令格汇 编语功 能说算术逻辑运算指令（数据在寄存器中ADDSUB、 CMP、 ANDTESTRR这个系统的优点 在于修改已有设 计或增加新的指 令等，主

6、要表现 为修改ABEL或 VHDL语言的程序受码，影响后R 按键 功能开 36位控制信号 开关 16位数据开 RRTEC-计算机基本指令系汇编语句命名规则类指 令格汇 编语功 能说算术逻辑运算指令（数据在寄存器中ADDSUB、 CMP、 ANDTEST XOR 、OR、 DEC、 INC、 SHL、MVRR、 LDRR、STRR 、PUSHIN、必转和条件转移指令JMPA、JRC、JRNC、 JRZ、CALA、DRDR SR DRandSR DRDRorSR DRDR 1DR CDR*2 DR C1时跳转到ADR C0时跳转到ADR Z 1时跳转到 ADR Z 0时跳转到ADD DR SR S

7、UB DR SR AND DR SR CMP DR SR XOR DR SR TESTDR SR OR DR SR MVRRDR SR DEC DRINC DR SHL DR SHR DR JR ADR JRC ADR JRZ ADR JRNZ 00000000 DR 00000001 DR 00000010 DR 00000011 DR 00000100 DR 00000101 DR 00000110 DR 00000111 00001000 00001001 00001010 00001011 01000001 01000100 01000101 01000110 01000111 222

8、22222111111111A35MV: MOVE LD: LOAD ST: STORE SH: SHIFT JMP: JUMP CAL: CALL RET: RETURNJR: JUMP R: REGISTER D: DATAA:ADDRESS F: FLAGSC Z 重新即可 能, 用 FPGA器件实现的第2个 CPU系统器控制器(2 种类型操作功控制信BI8 I7 I5 I4 I2 I1 0R0+R1 Y 2R2R0 Y A右0R0+R1 Y F Y 0R0R1Y 0R0R1 Y 0100006TEC-2008 计算机基本指令系MIPS多指令周期CPU的运算Pw0标送PA-s rallu

9、 -funB-se 写入数Immed -送内Im m ed -以执行 grs+ egregd 为例，看这个运算器的执行过程：从控制器接收寄存器。第1步，用 s 和 t 从寄存器组中读出两个寄存器的内容并暂存到寄存器A和B，第2步，两个寄存器的内容经2个多路选择器电路送到ALU的输入端，ALU执行加法运算，并保存结果到寄存器，第3步，把寄存器C中的计算结果写入到寄存器组内由 rd 选择的寄存器。结寄器23MIPS机的运算器 组成寄存器堆由 32个32位的32位的 ALU 接收两寄存器组成, 使用 3个端口选择寄存器，2 个用于各从 2 个数据和 46TEC-2008 计算机基本指令系MIPS多指

10、令周期CPU的运算Pw0标送PA-s rallu -funB-se 写入数Immed -送内Im m ed -以执行 grs+ egregd 为例，看这个运算器的执行过程：从控制器接收寄存器。第1步，用 s 和 t 从寄存器组中读出两个寄存器的内容并暂存到寄存器A和B，第2步，两个寄存器的内容经2个多路选择器电路送到ALU的输入端，ALU执行加法运算，并保存结果到寄存器，第3步，把寄存器C中的计算结果写入到寄存器组内由 rd 选择的寄存器。结寄器23MIPS机的运算器 组成寄存器堆由 32个32位的32位的 ALU 接收两寄存器组成, 使用 3个端口选择寄存器，2 个用于各从 2 个数据和 4

11、择读出、1 个控制写数据中进行选ALU支持 + 等运算 寄存器堆有 1 路数据用于完成数据和地址计算,输入，2路数据输出，输出结果R 和 特息 Z,输出存入A、B寄存有存ALU计算结果的寄存器MIPS机的硬件系统组成 (未用寄存器个类10000000 10000001DRSR10000010 I/O 10000011 10000100 10000101 10000110 I/O 10000111 10001000 100011000000000010001111 JMPA LDRRDR SR IN I/O PORT STRRDR SR PUSH OUTI/OPORT POP DRMVRDDR

12、12120111200B无 条件跳 到 I/O PORT 子 程序返11001110 ADR（16位 CALA 1D组7浮点数的阶码部分 (移码知识X = 浮点数: 7浮点数的阶码部分 (移码知识X = 浮点数: X = MS ES Em-1 .E2 E1 M-1M-2.M-IEEE 标准：阶码用移码，基为按 IEEE 标准，浮点数的阶码用整数给出，用移码表示，用作为2为底的指数的幂。既然该指数的底一定为 2，就不必在浮点数的格式中予以表示给出指数的幂值。移码的符号位0表示负，1 表示正，与补码的符号 浮点数的尾数部分 (隐藏位概念X = 浮点数: X = MS ES Em-1 .E2 E1

13、M-1M-2.M-IEEE标准：阶码用移码，基为2；尾数用原码表示按 IEEE 规定的标准，浮点数的尾数用原码表示，即符号位 Ms用 0 表示正，1 表示负，且非 0 值尾数数值的最 M-1必为 1, 才符合浮点数规格化表示的要求；既然非 0 值浮点数的尾数数值最必定为 1，则在保存点数到内存前，通过尾数左移, 强行把该位去掉, 用同样多的尾数位就能多存一位二进制数，有利于提高数据表示精度，把这种处理方案称作为隐藏位技术。当然，在取回这样的浮点数到运算器执行运算时，必须先恢复该隐藏位。浮点数的尾数部分 (规格化表示X = 浮点数: X = MS ES Em-1 .E2 E1 M-1M-2.M-

14、IEEE 标准：阶码用移码，基为2；尾数用原码表示被称为浮点数的尾数，对非 0 值的浮点数，要求尾数的绝对值0.5，称满足这种表示要求的浮点数为的尾数的操作过程，叫作浮点数的规格化处理，通过移位尾数和修改阶码实现。浮点数在计算机内的格X = 浮点数: X = MS ES Em-1 .E2 E1 M-1M-2.M-IEEE 标准：阶码用移码, 基为2；尾数用原码符号位 阶码位 尾数数码位 总位数双精度(长)浮点数临时浮点数临时浮点数仅用于计算过程，它不属于IEEE标准，在某浮点运算器举例el浮点运以协处理器方式CPU 连接，有独的控制逻辑880点支持3大类共 7 种数据，支持60 条指令在后来的

15、奔浮点运算器处理阶码的 和处理尾数的 两个定点运算器线路组成浮点运算器举例el浮点运以协处理器方式CPU 连接，有独的控制逻辑880点支持3大类共 7 种数据，支持60 条指令在后来的奔浮点运算器处理阶码的 和处理尾数的 两个定点运算器线路组成任选件方式提供给用户 数对阶 尾数加减 规格化 舍入处理阶码加减 尾数乘除 舍入与规格化处理 判溢出机中改进8浮点数的上溢 (overflow)数据太大，以至于大于阶码所能表示的数值浮点数的下溢 负上负下溢 正下正上-负正浮点数格式移码8位的移码能表示0000000011111111对应十进制-128 。对于移 的方案，它的机器数为数的真值在数轴上向右平

16、移了 128个位置，用1位符号位和 n 位数值位表示的移码, 其定义为：E移 2nE - 2n=E2n 范围00000000常仅执行11运算。在加减运算时，其9X=2+0100.1101111，Y=2+100(-（3）规格化处理10111010 01相加结果的数9X=2+0100.1101111，Y=2+100(-（3）规格化处理10111010 01相加结果的数值最 为 0，应执行 1 次左规操作,故得 MX+Y原 = 1 1110100 1， 阶码减 1 得 1 011 (为+3)（4） 舍入处理01入方案，在最低位1 + 0 1 此处是原码 计算后的 XY浮 = 1 1011即数的实际值

17、23(-X=2+0100.1101111， Y=2+100(-（1） 计算阶差（移码计算E= EX-EY= EX+(-EY)= 1010+0100=0注意 阶码计算结果的符号位在此变了一次反，为-2码，是X的阶码值小，使其取 Y 的阶码值1100（即 +4）；因此，相应地修改 MX原 =0 0011011 11（即右移 2 位（2） 尾数求和 右移出的11被保存到保护位中 1 00011011 10111010 X=2+0100.1101111， Y=2+100(-写出X、Y的正确的浮点数表示：阶码用4位移码 尾数8（含符号位（含符号位 Y11100 为运算方便，尾数的符号位写在数值位之前：X

18、1010 0Y1100 1X= M Y= M 对阶操作，求阶差EMX-MY，IEEE 浮点数标准X = 浮点数: X = MS ES Em-1 .E2 E1 IEEE 浮点数标准X = 浮点数: X = MS ES Em-1 .E2 E1 M-1M-2.M-IEEE 标准：阶码用移码, 基为2；尾数用原码符号位数 阶码位数 尾数位数 总位数积的阶码 = EX EY = 0 011 + 1 011 = 0 注结果的阶码符号位在此变了一次反，移码结果为 -（2）尾数相乘：MXMY 0.1110(-=-规格化处理：已经满足规格化要求，不需舍入处理：保留 8 位乘积。无舍检查溢出否：积的阶码为 0 11