微处理器硬件结构

1、第2章 ARM微处理器硬件结构1嵌入式处理器体系结构按体系结构的不同可分为五大类ARMPOWER PCMIPSX86SH系列 23第2章 ARM微处理器硬件结构2.0 什么是ARM2.0 CISC和RISC技术2.1 计算机体系结构分类冯诺依曼结构哈佛结构2.2 ARM的版本及系列2.3 ARM处理器结构2.4 存储系统机制2.5 嵌入式系统的开发4掌握冯诺依曼体系结构和哈佛体系结构两种计算机体系结构及其区别。了解RISC技术。了解ARM定义、版本及处理器版本。了解ARM处理器结构。了解存储系统机制。本章要求：第2章 ARM微处理器硬件结构52.0 什么是ARM ARM是Advanced RI

2、SC Machine的缩写，它是一家微处理器行业的知名企业，该企业设计大量高性能、廉价、耗能低的RISC处理器。 1985年第一个ARM原型在英国剑桥诞生。 公司的特点是只设计芯片，不生产芯片。 提供ARM技术知识产权（IP）核，将技术授权给世界上许多著名的半导体、软体和OEM厂商，并提供服务。62.0 什么是ARM有多个版本，除了一些Unix图形工作站之外，大多数ARM核心的处理器都是用在嵌入式领域。ARM既可以认为是一个公司的名字，也可认为是对一类微处理器的通称，还可以认为是一种技术的名字。7ARM Partnership Model8CISC：复杂指令集计算机（Complex Instr

3、uction Set Computer）具有大量的指令和寻址方式8/2原则：80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行。RISC：精简指令集计算机（Reduced Instruction Set Computer）在通道中只包含最有用的指令确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单 2.0 CISC和RISC技术9RISC体系结构特点：指令集中的大多数指令只需要执行简单和基本的功能；减少存储器访问指令；芯片逻辑采用硬布线逻辑；减少指令数和寻址方式指令译码简化。10典型的高性能RISC处理器MIPS公司的SGI:MIPS(1986)SUN公司的SPAR

4、C(1987)HP公司的PA-RISC,IBM, Motorola公司的PowerPCDEC、Compac公司的Alpha AXPIBM的RS6000(1990)第一台Superscalar RISC机 11CISC与RISC的对比类别CISCRISC指令系统指令数量很多较少，通常少于100执行时间有些指令执行时间很长，如整块的存储器内容拷贝；或将多个寄存器的内容拷贝到存贮器没有较长执行时间的指令编码长度编码长度可变，1-15字节编码长度固定，通常为4个字节寻址方式寻址方式多样简单寻址操作可以对存储器和寄存器进行算术和逻辑操作只能对寄存器进行算术和逻辑操作，Load/Store体系结构编译难以

5、用优化编译器生成高效的目标代码程序 采用优化编译技术，生成高效的目标代码程序 12冯诺依曼体系结构2.1 计算机体系结构分类哈佛体系结构13冯诺依曼体系结构模型指令寄存器控制器数据通道输入输出中央处理器存储器程序指令0指令1指令2指令3指令4数据数据0数据1数据22.1 计算机体系结构分类141）取指令（Instruction Fetch)：TF2）指令译码（Instruction Decode）：TD3）执行指令（Instruction Execute）：TE4）存储（Storage）：TS冯诺依曼体系结构指令的执行周期T2.1 计算机体系结构分类每条指令的执行周期：T= TF+TD+TE+

6、TS151）数据与指令都存储在存储器中2）被大多数计算机所采用冯诺依曼体系结构的特点2.1 计算机体系结构分类ARM7冯诺依曼体系结构16指令寄存器控制器数据通道输入输出中央处理器程序存储器指令0指令1指令2数据存储器数据0数据1数据2地址指令地址数据哈佛体系结构2.1 计算机体系结构分类171）程序存储器与数据存储器分开2）提供了较大的存储器带宽3）适合于数字信号处理4）大多数DSP都是哈佛结构ARM9哈佛体系结构哈佛体系结构的特点2.1 计算机体系结构分类18 ARM体系结构从最初开发到现在有了很大的改进，并仍在完善和发展。2.2 ARM的版本及系列ARM体系结构版本为了清楚地表达每个AR

7、M应用实例所使用的指令集，ARM公司定义了6种主要的ARM指令集体系结构版本，以版本号V1V6表示。19该版架构只在原型机ARM1出现过，只有26位的寻址空间，没有用于商业产品。其基本性能有：基本的数据处理指令（无乘法）；基于字节、半字和字的Load/Store指令；转移指令，包括子程序调用及链接指令；供操作系统使用的软件中断指令SWI；寻址空间：64MB。2.2 ARM的版本及系列ARM体系结构版本I20该版架构对V1版进行了扩展，例如ARM2和ARM3（V2a架构）。包含了对32位乘法指令和协处理器指令的支持。版本2a是版本2的变种，ARM3芯片采用了版本2a，是第一片采用片上Cache的

8、ARM处理器。同样为26位寻址空间，现已废弃不再使用。2.2 ARM的版本及系列ARM体系结构版本II21V2版架构与版本V1相比，增加了以下功能：乘法和乘加指令；支持协处理器操作指令；快速中断模式；SWP/SWPB的最基本存储器与寄存器交换指令；寻址空间：64MB2.2 ARM的版本及系列ARM体系结构版本II22ARM作为独立的公司，在1990年设计的第一个微处理器采用的版本3的ARM6。它作为IP核、独立的处理器、具有片上高速缓存、MMU和写缓冲的集成CPU。变种版本有3G和3M。版本3G是不与版本2a向前兼容的版本3，版本3M引入了有符号和无符号数乘法和乘加指令，这些指令产生全部64位

9、结果。V3架构对ARM体系结构做了较大的改动。2.2 ARM的版本及系列ARM体系结构版本III23寻址空间增至32位（4GB）当前程序状态信息从原来的R15寄存器移到当前程序状态寄存器CPSR中（Current Program Status Register）；增加程序状态保存寄存器SPSR（Saved Program Status Register）；增加了两种异常模式，使操作系统代码可方便地使用数据访问中止异常、指令预取中止异常和未定义指令异常；增加了MRS/MSR指令，以访问新增的CPSR/SPSR寄存器；增加了从异常处理返回的指令功能。2.2 ARM的版本及系列ARM体系结构版本II

10、I24V4版架构在V3版上做了进一步扩充，V4版架构是目前应用最广的ARM体系结构，ARM7、ARM8、ARM9和StrongARM都采用该架构。V4不再强制要求与26位地址空间兼容，而且明确了哪些指令会引起未定义指令异常。2.2 ARM的版本及系列ARM体系结构版本IV25符号化和非符号化半字及符号化字节的存/取指令；增加了T变种，处理器可工作在Thumb状态，增加了16位Thumb指令集；完善了软件中断SWI指令的功能；处理器系统模式引进特权方式时使用用户寄存器操作；把一些未使用的指令空间捕获为未定义指令。2.2 ARM的版本及系列ARM体系结构版本IV26ARM和Thumb指令简介ARM

11、处理器是基于精简指令集计算机(RISC)原理设计的，指令集和相关译码机制较为简单。ARM体系结构在V4版中增加了16位Thumb指令集。ARM指令集效率高，但是代码密度低;Thumb指令集具有较高的代码密度，却仍然保持ARM的大多数性能上的优势，它是ARM指令集的子集。27ARM7TDMI(-S)指令系统ARM指令集与Thumb指令集的关系Thumb指令集具有灵活、小巧的特点ARM指令集支持ARM核所有的特性，具有高效、快速的特点28ARM和Thumb状态切换所有的ARM指令都是可以有条件执行的，而Thumb指令仅有一条指令具备条件执行功能。ARM程序和Thumb程序可相互调用，相互之间的状态

12、切换开销几乎为零。进入Thumb状态：当操作数寄存器的状态态位为1进入ARM状态：当操作数寄存器的状态态位为029V5版架构是在V4版基础上增加了一些新的指令，ARM10和Xscale都采用该版架构。新增命令包括：带链接和交换的转移BLX指令；计数前导零CLZ指令；BRK中断指令；2.2 ARM的版本及系列ARM体系结构版本V30增加了数字信号处理指令（V5TE版）；为协处理器增加更多可选择的指令；改进了ARM/Thumb状态之间的切换效率；E增强型DSP指令集，包括全部算法操作和16位乘法操作；J支持新的JAVA，提供字节代码执行的硬件和优化软件加速功能。2.2 ARM的版本及系列ARM体系

13、结构版本V31V6版架构是2001年发布的，首先在2002年春季发布的ARM11处理器中使用。在降低耗电量的同时，还强化了图形处理性能。通过追加有效进行多媒体处理的SIMD（Single Instruction，Multiple Data，单指令多数据）功能，将语音及图像的处理功能提高到原型机的4倍。2.2 ARM的版本及系列ARM体系结构版本VI32此架构在V5版基础上增加了以下功能：ThumbTM：35%代码压缩；DSP扩充：高性能定点DSP功能；JazelleTM：Java性能优化，可提高8倍；Media扩充：音/视频性能优化，可提高4倍。2.2 ARM的版本及系列ARM体系结构版本VI

14、332.2 ARM的版本及系列ARM体系结构版本ARM IARM IIARM IIIARM IVARM VARM VI34ARM公司开发了很多系列的ARM处理器核，目前最新的系列已经是ARM11。ARM7、ARM9、ARM9E和ARM10为4个通用处理器系列。每个系列提供一套相对独特的性能来满足不同应用领域的需求。2.2 ARM的版本及系列ARM处理器系列35ARM7系列ARM9系列ARM9E系列ARM10E系列ARM11系列SecurCore系列Intel Xscale系列Intel StrongARM系列2.2 ARM的版本及系列ARM处理器系列36低功耗的32bitRISC处理器，冯诺依

15、曼体系结构。极低的功耗，适合便携式产品。具有嵌入式ICE-RT逻辑，调试开发方便。能提供0.9MIPS的三级流水线结构；代码密度高，兼容16位的Thumb指令集；广泛支持操作系统，包括Windows CE、Linux、Palm OS、VxWorks等；指令系统与ARM9系列、ARM9E系列和ARM10E系列兼容，便于用户的产品升级换代；主频最高可达130MIPS。2.2 ARM的版本及系列ARM处理器ARM7系列主要应用于：工业控制、Internet设备、网络和调制解调器设备、移动电话等多种多媒体和嵌入式应用。37包括六种类型：ARM7TDMI、ARM7TDMI-S、 ARM710T、 ARM

16、720T、 ARM740T、 ARM7EJ；ARM7TDMI是目前最广泛的32位嵌入式RISC处理器，属低端ARM处理器核。2.2 ARM的版本及系列ARM处理器ARM7TDMI系列ARM7 T D M I - SARM7TDMI的可综合（synthesizable）版本（软核），对应用工程师来说其编程模型与ARM7TDMI一致；嵌入式Embedded-ICE，支持片上断点和调试点；支持64位乘法；支持片上调试Debug；支持高密度16位的压缩Thumb指令集38ARM7的产品线。ARM7TDMI：同时具备四个模块，当然用户也可选择其中的几个或一个。ARM7TDMI-S：软件与ARM7TDMI

17、完全兼容，硬件预留功能扩展口。ARM710T：ARM7TDMI+8K Cache+MMU，Cache：片内缓存，提高CPU性能，MMU：内存管理单元。ARM740T： ARM7TDMI+8K Cache+Protection Unit。ARM720T： ARM7TDMI+8K Cache+WinCE Support。2.2 ARM的版本及系列ARM处理器ARM7TDMI系列395级流水线；哈佛体系结构；支持32位ARM指令集和16位Thumb指令集。全性能的MMU，支持Windows CE、Linux、Palm OS等多种主流嵌入式操作系统；支持数据Cache和指令Cache，具有更高的指令和

18、数据处理能力。2.2 ARM的版本及系列ARM处理器ARM9系列主要应用于：无线设备、仪器仪表、安全系统、机顶盒、高端打印机、数码照相机和数码摄像机。40支持DSP指令集；5级整数流水线，指令执行效率更高；支持32位ARM指令集和16位Thumb指令集；支持VFP9浮点处理协处理器；全性能的MMU，支持Windows CE、Linux、Palm OS等多种主流嵌入式操作系统；MPU支持实时操作系统；支持数据Cache和指令Cache；主频最高可达300MIPS。2.2 ARM的版本及系列ARM处理器ARM9E系列主要应用于：下一代无线设备、数字消费品、成像设备、工业控制、存储设备和网络设备等领

19、域。41与同等的ARM9比较，在同样的时钟频率下，性能提高了近50%，功耗极低；支持DSP指令集；6级整数流水线，指令执行效率更高；支持32位ARM指令集和16位Thumb指令集。支持VFP10浮点处理协处理器。全性能的MMU，支持Windows CE、Linux、Palm OS等多种主流嵌入式操作系统。支持数据Cache和指令Cache；主频最高可达400MIPS；内嵌并行读/写操作部件。2.2 ARM的版本及系列ARM处理器ARM10E系列主要应用于：下一代无线设备、数字消费品、成像设备、工业控制、通信和信息系统等领域。42专为安全需要设计，提供了完善的32位RISC技术的安全解决方案；灵

20、活的保护单元，以确保操作系统和应用数据的安全。采用软内核技术，防止外部对其进行扫描探测；可集成用户自己的安全特性和其他协处理器。2.2 ARM的版本及系列ARM处理器SecurCore系列主要应用于：对安全性要求较高的应用产品及应用系统，如电子商务、电子政务、电子银行业务、网络和认证系统等领域。432.2 ARM的版本及系列Intel StrongARM SA-1100系列微处理器是采用ARM体系结构高度集成的32位RISC微处理器。融合Intel公司的设计和处理技术以及ARM体系结构的电源效率，采用在软件上兼容ARM V4，同时兼具Intel技术优点。ARM处理器StrongARM系列主要应

21、用于：便携式通信产品和消费类电子产品。44基于ARMv5TE体系结构的解决方案，是一款全性能、高性价比、低功耗的处理器；支持16位的Thumb指令和DSP指令集。2.2 ARM的版本及系列ARM处理器Xscale系列已使用在：数字移动电话、个人数字助理和网络产品等场合。452.2 ARM的版本及系列ARM系列总结46ARM7TDMI4T1支持Halfword 和signed halfword / byte 和System mode支持Thumb指令集24ARM9TDMIARM720TARM940T改良的ARM/Thumb 交互作用以及CLZ 指令5TESaturated mathsDSP mu

22、ltiply-accumulate instructionsXScaleARM1020EARM9E-SARM966E-S3早期的ARMsARM9EJ-S5TEJARM7EJ-SARM926EJ-SJazelle支持Java字节码6ARM11SIMD2.2 ARM的版本及系列ARM版本及系列总结47ARM7 TDMI 内核结构基于精简指令集RISC结构，指令集和相关的译码机制相对简单结构图，书P32，图2-7指令集包含11种基本类型2种类型：片上算术逻辑单元、桶式移位器和乘法器（在31个寄存器间执行）3种类型：指令控制数据（存储器和寄存器之间）3种类型：控制流程和特权级执行3种类型：控制外部的协

23、处理器4849SHARP公司的LH77790A芯片ARM7DI CPUCacheLCD控制器总线控制器PWM82C54计数器/定时器16C450 UART82C55可编程外围接口CPU部分JTAG调试接口中断/复位控制部分典型应用：液晶显示系统50SAMSUNG公司KS32C6200芯片ARM7TDMI内核Cache（2K）CPU部分并口接口双通道DMAUART/SIO中断控制器典型应用：网络打印机可编程方波发生器存储器控制器总线接口定时器看门狗定时器Derasterizer/shifter显示屏51ATMEL公司的AT91芯片ARM7TDMI内核ICE接口外部总线接口片内存储器典型应用：工控

24、系统52CIRRUS公司的EP系列芯片ARM720T内核控制电路DAI：数字音频接口LCD控制器存储器控制器DC-DC变换器（PWM）27位通用I/O动态可编程时钟其它控制电路典型应用：音频系统53带Cache的ARM7TDMI ARM710T8K 统一的 cache 完整的内存管理单元（mmu），支持虚拟地址和存储器保护写缓冲ARM720T同ARM710T，但支持 WinCEARM740T8K 统一的 cache内存管理单元写缓冲ARM7TDMI内核地址地址数据读AMBA接口写缓冲MMU数据写数据ARM7xxT控制逻辑CacheAMBA总线接口JTAG 和非 AMBA 信号CP1554高速缓

25、存（Cache）1、为什么采用高速缓存 微处理器的时钟频率比内存速度提高快得多，高速缓存可以提高内存的平均性能。2、高速缓存的工作原理 高速缓存是一种小型、快速的存储器，它保存部分主存内容的拷贝。 CPU高速缓存控制器CACHE主存数据数据地址55 2.3 ARM处理器结构从以下四个方面介绍：ARM和Thumb状态 RISC技术流水线技术超标量执行 56取指令 3执行指令 3二级流水串行执行取指令 取指令单元 完成总有一个部件 空闲指令预取若 取指 和 执行 阶段时间上 完全重叠指令周期 减半 速度提高 1 倍执行指令 执行指令单元 完成取指令 1执行指令 1取指令 2执行指令 2取指令 3执

26、行指令 3取指令 2执行指令 2取指令 1执行指令 12.3.3 流水线技术572.3.3 流水线技术流水线(Pipeline)技术：几个指令可以并行执行 提高了CPU的运行效率 内部信息流要求通畅流动译码取指执行add译码取指执行sub译码取指执行mov时间AddSubmov流水线(pipeline)是 Intel首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。58指令流水线为增加处理器指令流的速度，ARM7 系列使用3级流水线.允许多个操作同时处理，比逐条指令执行要快。 PC指向正被取指的指令，而非正在执行的指令FetchDecodeExecute从存储器中读取指

27、令解码指令寄存器读（从寄存器Bank）移位及ALU操作寄存器写（到寄存器Bank ）PCPCPC - 4PC-2PC - 8PC - 4ARMThumb59 最佳流水线该例中用6个时钟周期执行了6条指令所有的操作都在寄存器中（单周期执行）指令周期数 (CPI) = 1 操作周期 1 2 3 45 6 ADD SUB MOV AND ORR EOR CMP RSBFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDecodeExecuteFetchDecodeFetc

28、hFetch60 LDR 流水线举例该例中，用6周期执行了4条指令指令周期数 (CPI) = 1.5 周期 操作123456 ADD SUB LDR MOV AND ORRFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDataWritebackFetchDecodeExecuteFetchDecodeFetch61缩短程序执行时间2.3.3 流水线技术ARM的流水线设计问题：执行一段程序所需时间；：执行该段程序的指令条数；：执行每条指令的平均时钟周期数；：处理器的时钟频率。降低CPI提供时钟频率62解决流水线的相关问题2.3.3 流

29、水线技术ARM的流水线设计问题1）流水线结构相关问题：资源冲突导致对数据通路访问的冲突对寄存器访问的冲突措施：分离式指令Cache和数据CacheALU中采用独立的加法器完成地址计算63解决流水线的相关问题2.3.3 流水线技术ARM的流水线设计问题2）流水线数据相关问题：当前指令需要之前指令执行的结果，而之前指令均在流水线中重叠执行。写后读写后写读后写措施：定向技术：将之前指令运算结果直接传递给后面需要的指令，不必写入寄存器。流水线互锁技术：通过编译器及汇编程序员修改来减少管道互锁的数量。64解决流水线的相关问题2.3.3 流水线技术ARM的流水线设计问题3）流水线控制相关问题：流水线遇到分

30、支指令和其他会改变PC值的指令 暂停分支指令之后的所有指令，直到分支指令确定了新的PC值为止。措施：引入延时分支：直接跟在分支指令后面的指令被执行，保证流水线处于满的状态。尽早计算分支转移成功时的PC值：通过采用一个专用加法器计算分支的目标地址。引入控制阻滞延时 （分支损失）65InstructionFetch Shift + ALUMemoryAccessRegWriteRegReadRegDecodeFETCHDECODEEXECUTEMEMORYWRITEARM9TDMIARM or ThumbInst DecodeReg SelectRegReadShiftALURegWriteThu

31、mbARMdecompressARM decodeInstructionFetchFETCHDECODEEXECUTEARM7TDMI三级流水线五级流水线2.3.3 指令流水线66指令取指 移位+ ALU寄存器写寄存器读寄存器译码FETCHDECODEEXECUTEMEMORYWRITEARM9TDMIARM 或 Thumb指令解码ARM10指令地址 生成移位+ ALU数据 Cache 接口寄存器写FETCHDECODEEXECUTEMEMORYWRITE寄存器读+ 结果 前向迁移 + 记分板乘法乘 加协处理器 数据接口分支预测指令取指ISSUE寄存器访问数据+ 分支地址生成ARM 或 Thu

32、mb指令解码协处理器 指令发出五级流水线2.3.3 指令流水线六级流水线67预取（Fetch）译码（Decode）执行（Execute）预取（Fetch）译码（Decode）执行（Execute）访存（Memory）写入（Write）预取（Fetch）译码（Decode）发送（Issue）预取（Fetch）预取（Fetch）执行（Execute）访存（Memory）写入（Write）译码（Decode）发送（Issue）执行（Execute）转换（Snny）访存（Memory）写入（Write）ARM7ARM9ARM10ARM11ARM的流水线技术682.3.4 超标量执行超标量技术：通过重复

33、设置多套指令执行部件，同时处理并完成多条指令，实现并行操作来达到提高处理速度的目的。控制指令1寄存器指令单元指令单元指令2692.3.4 超标量执行超标量技术：超标量CPU采用多条流水线结构。执行1取指指令译码2译码1执行2执行1取指译码2译码1执行2流水线1流水线2数据回写702.4 存储系统机制软件嵌入式处理器接口接口存储器板级支持包嵌入式操作系统应用程序输入输出硬 件软 件存放程序和数据71ARM体系中的存储空间2.4 .1ARM存储系统ARM体系使用单一的平板地址空间。地址空间大小 个8位的字节。其单元地址为无符号的32位数，范围为0ARM体系的也可视为地址空间大小 个32位的字。其单

34、元地址为无符号的30位数，范围为0地址为A的字数据包括A，A+1，A+2，A+3中的4字节内容ARM体系的也可视为地址空间大小 个16位的半字。其单元地址为无符号的31位数，范围为0地址为A的字数据包括A，A+1中的2字节内容72ARM处理器支持一下6种数据类型：2.4 .1ARM存储系统8位有符号和无符号字节；16位有符号和无符号半字；（2字节边界对齐）32位有符号和无符号字；（4字节边界对齐）ARM操作面向32位操作数，以字为单位对齐；Thumb操作面向16位操作数，以半字为单位对齐；73ARM体系结构将存储器看作是从零地址开始的字节的线性组合。从零字节到三字节放置第一个存储的字数据，从第

35、四个字节到第七个字节放置第二个存储的字数据，依次排列。作为32位的微处理器，ARM体系结构所支持的最大寻址空间为4GB（232字节）。 ARM体系结构的存储器格式2.4.1 ARM存储系统74ARM体系结构可以用两种方法存储字数据，称之为大端格式和小端格式。大端格式(big-endian)：字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中ARM体系结构的存储器格式（大端）2.4 .1ARM存储系统75小端格式(little-endian)：与大端存储格式相反。低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节。2.4 .1ARM存储系统ARM体系结构的存储器格式（小端）

36、76ARM 可以用 little/big endian 格式存取数据. r0 = 0 x11223344STR r0, r1LDRB r2, r1r1 = 0 x00Memory3 2 1 0 0 1 2 3Byte Lane312423161587011223344312423161587044332211312423161587011223344312423161587000000044312423161587000000011Little endianBig endianR2 = 0 x44R2 = 0 x112.4 .1ARM存储系统772.4.2高速缓冲存储器cache能够减少内存平

37、均访问时间。Cache可以分为统一cache和独立的数据程序cache。当CPU更新了cache的内容时，要将结果写回到主存中，可以采用写通法（write-through）和写回法（write-back）。写通法是指CPU在执行写操作时，必须把数据同时写入cache和主存。采用写通法进行数据更新的cache称为写通cache。写回法是指CPU在执行写操作时，被写的数据只写入cache不写入主存。仅当需要替换时，才把已经修改的cache块写回到主存中。采用写回法进行数据更新的cache称为写回cache。78当进行数据写操作时，cache分为两类:读操作分配cache和写操作分配cache 。对

38、于读操作分配cache，当进行数据写操作时，如果cache未命中，只是简单地将数据写入主存中。主要在数据读取时，才进行cache内容预取。对于写操作分配cache，当进行数据写操作时，如果cache未命中，cache系统将会进行cache内容预取，从主存中将相应的块读取到cache中相应的位置，并执行写操作，把数据写入到cache中。792.4.3存储管理单元MMU（Memory Manage Unit, 存储管理单元）在CPU和物理内存之间进行地址转换，将地址从逻辑空间映射到物理空间，这个转换过程一般称为内存映射。MMU主要完成以下工作：（1）虚拟存储空间到物理存储空间的映射。（2）存储器访

39、问权限的控制。（3）设置虚拟存储空间的缓冲的特性。802.4.4存储器系统的层次结构81在这种存储器分层结构中，上面一层的存储器作为下一层存储器的高速缓存。CPU寄存器就是cache的高速缓存，寄存器保存来自cache的字；cache又是内存层的高速缓存，从内存中提取数据送给CPU进行处理，并将CPU的处理结果返回到内存中；内存又是主存储器的高速缓存，它将经常用到的数据从Flash等主存储器中提取出来，放到内存中，从而加快了CPU的运行效率。嵌入式系统的主存储器容量是有限的，磁盘、光盘或CF、SD卡等外部存储器用来保存大信息量的数据。在某些带有分布式文件系统的嵌入式网络系统中，外部存储器就作为

40、其他系统中被存储数据的高速缓存。821）按在系统中的地位分类存储器部件的几种分类主存储器（Main Memory），（内存、主存）辅助存储器（Auxiliary Memory、Secondary Memory），（外存、辅存）CPU直接访问速度快，用于存放系统软件、参数以及当前要运行的应用软件和数据、系统软件的部分软件。速度慢，存放全部应用软件及剩余系统软件。通过专门设备将数据先置于内存832）按信息存取方式分类2.4 存储系统机制存储器部件的几种分类随机存取存储器RAM只读存储器ROMRandomly Access MemoryRead Only Memory掩膜式ROM可编程只读存储器PROM可改写的只读存储器EPROM静态RAM动态RAM准静态RAM按功能分按信息存储的方式分842.4 存储系统机制Flash ROMMX 29 LV 040 C T C 70 GOptions: G: Lead-free package R: Restricted VCC(3.0V3.6V) Q: Restricted VCC(3.0V3.6V) with Lead-free package Sp