集成电路工艺原理期末试题

1、电子科技大学成都学院2022至2022学年其次学期一二三四五六七八九十总分评卷教师集成电路工艺原理 课程考试题A 卷一二三四五六七八九十总分评卷教师1(7分) 18 个月翻一番。特征尺寸：集成电路中半导体器件能够加工的最小尺寸。Fabless：IC 设计公司，只设计不生产。SOI：绝缘体上硅。微电子：微型电子电路。IP内核，授权给半导体公司使用。LOCOS：局部氧化工艺。STI：浅槽隔离工艺。 举出三个以上在这种工艺中所承受的技术与亚微米工艺相比？ (7分)ICIntel32nm。材料；金属栅；High-K材料；应变硅技术。艺是哪种器件隔离工艺，为什么？(7分)STI两种隔离工艺。 LOCOS

2、 工艺相比，具有以下优点：更有效的器件隔离；显著减小器件外表积；超强的闩锁保护力量；对沟道无CMP 兼容。间的电场，从而防止热载流子的产生？(7分)答：假设没有 LDD 形成，在晶体管正常工作时会在结和沟道区之间形成高陷阱俘获，影响器件阈值电压把握。LDD 注入在沟道边缘的界面区域产生简单的横向和纵向杂质剖面。LDD 降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分别，从而防止热载流子产生。 (7分)答：目前 CMOS 工艺中常承受多晶硅栅工艺，而不承受铝栅工艺的缘由是：承受等比例缩小法则。 耐击穿时间长。6(7分)如掺杂深度和浓度大大扩展。方法：1、倾斜硅

3、片；2、掩蔽氧化层；3、预非晶化。7k k 介质各自应用在什么地方，为什么？(7分) RC 信号延迟，提高器件工作频率。 DRAM 存储器，提高存储电荷或能量密度，简化栅介质构造。8(7分)干(200)极易氧化，且不能生成保护层来阻挡进一步的氧化。CMP9Si3N4 材料在半导体工艺中能否用作层间介质，为什么？请举两例说明Si3N4在集成电路工艺中的应用。(7分)Si34 Si34 材料的介电常数大，用作层间介质会引起很严峻的互连延迟。Si3N4 STI 工艺中的CMP 的阻挡层。10、 化学机械平坦化的工作机理是什么？与传统平坦化方法相比，它有哪些优点？(7分)答：化学机械平坦化CMP工作机

4、理：外表材料与磨料发生反响，生成运动而机械磨去。与传统平坦化方法相比，CMP 优点：全局平坦化；平坦化不同的材料；平不使用危急气体；减薄外表材料去除外表缺陷。11、MOS 器件中常使用什么晶面方向的硅片双极型器件呢？请分别给出原因。(7分)答：MOS 器件：Si/SiO2 界面态密度低；12、 承受提拉法CZ法，切克劳斯基法和区熔法制备的硅片，哪种方法质8 (7分)答：区熔法制备的硅片质量更高，由于含氧量低。8 CZ法制备，晶圆直径大。13、为什么硅片热氧化完毕时通常还要进展氢气或氢氮混合气体退火？(7分) Si 的不完全氧化是带正电的固定氧化物电荷区；对于器件的正常工作，界面处的电荷积存是不

5、受欢送的； 通过在氢气或氢450退火，可以削减这种不行承受的电荷。14、 比较投影掩模版和光学掩模版有何异同？说明承受什么技术形成投影掩模版上的图形？(7分)米图形；小曝光场，需要步进重复；光学缩小，允许较大的尺寸。光学掩膜版：包含了对于整个硅片来说确定一工艺层所需的完整管芯阵列。关键尺寸。投影掩膜版的制造：电子束直接写。MOS PN 结与衬底之 或消退闩锁效应的方法。 (7分)CMOS 电路中闩锁效应LatchupSOI衬底技术；延层。16、为什么栅介质层的厚度削减有一个大致的极限？为什么现在需要高K值介电常数的栅介质？ 低 K 介质用在什么地方？ 为什么？(7 分)k 漏电流。 RC 信号

6、延迟，提高器件工作频率。、 解释质量输运限制 CVD工艺的区分，哪种工艺依靠于温度，LPCVDAPCVD 各属于哪种类型？(7分)足够的反响物到衬底外表，速率对温度不敏感CV。LPCVD属于：反响速度限制淀积速率；APCVD属于：质量传输限制淀积速率。18、铝互连复合金属膜由哪几层金属组成？每层的作用是什么？(7分)Al/AlCu：导电层； TiN：阻挡层金属和抗反射涂层。19、离子注入后为什么要退火高温退火和快速热处理哪个更优越为什么？(7分)热被注入硅片，修复晶格缺陷，还能使杂质原子移动到晶格点，将其激活。高温退火和快速热处理工艺，快速热处理更优越。由于：高温炉退火在800-1000度退火

7、，导致杂质的再集中；快速热退火只是1000下短临时间退火，减小了杂质的再集中和瞬时增加集中。二、作图题 共 10 分1、在一块NSi 衬底上，通过离子注入方式形成一个PN 结二极管，其纵向剖面如以下图所示。PN 结二极管时所承受的掩模板的P 区、N+P+6 分PN 结二极管，承受负胶还是正胶，为什么？4 分P+PN-SiNP+PN-Si掩模板透光区域的表示方法掩模板不透光区域的表示方法1正胶工艺的掩模板：P型离子注入：；离子注入：；P+离子注入：负胶工艺的掩模板：P型离子注入：；离子注入：；P+离子注入：承受正胶。由于负胶简洁被显影液泡胀变形，线宽不易把握。2P+P-外延层上的nMOS 管的剖

8、面构造示意图，并标注出电极以及阱、源区和漏区的掺杂类型。 (5 分) 。并简要说明阱注入与源漏区的离子注入时有何区分，为什么。(5分)SourceGateDrainn+n+p wellp- epiSourceGateDrainn+n+p wellp- epip+substrate阱注入与源漏区的离子注入时的区分： 阱注入通常承受倒掺杂技术，浓； 阱注入通常承受质量比较大的原子，如磷、硼等；而源漏区的离子注入通常承受质量比较轻的原子，如砷、氟化硼等。三、计算题共 20 分t2oxAtoxB(t + )toxt 时 (m)；B 为抛物线速率系数(m2/h)；B/A 为线性速率系数(m/h)；为生成

9、初始氧化层同一工艺参数所用的时间(h)。我们期望通过对0 2 段氧化过程：干氧(0.5 h)湿氧(2 h) 1100，湿氧水汽氧化温度920920mm2/h； 1100下干氧氧化相关工艺参数分别为：A=0.09m，B=0.03m2/h、0.5 h SiO2 厚度m4 分b、2 h SiO2 厚度4 分 、整个氧化过程所消耗的硅层的厚度m2 分提示：在计算 a、b 时请留意，需要通过之前的初始 SiO2 层厚度来确定对应氧化SiO2 t=0 即得。提示：在计算a、b时请留意，需要通过之前的初始SiO2层厚度来确定对应氧化SiO2 层生长时间t=0即得。 t2oxAtoxB(t )0； 1 (t2

10、ox+Atox) /B= 0 ht2oxAtoxB(t1 +1)t1=0.5h；t2ox0.09tox0.03(0.5+0)tox0.0855 m h SiO2 0.0855m。AtoxB(t +2)0.0855m； 2 (t2ox+Atox) /B= 0.25 ht2oxAtoxB(t2 +2)t2=2h；t2ox0.5tox0.2(2 +0.25)tox0.4659m答：2 h SiO2 0.4659m。tox 0.0855 +0.4659 =0.5514mtSi0.55140.45=0.2481m0.2481m。2BF3 BF21+BF12+分别进展浅结离子注入，实现P 30 kV20 微安，注入扫描面2020 cm2。1离子注入的能量分别为多少？5 分31015 原子/cm2，注入时间分别是多少？5 分解：(1) KE nVBF21+：30kV1 = 30keVBF12+：30kV2 = 60keVBF12+离子注入的能量分别为：30 keV60 keV。(2) Q It / enA BF21+：t =Q enA/ I= 3101520201.610-19/ 2010-6 = 9600S BF12+：t =Q enA/ I= 31015202021.610-19/ 2010-6 = 19200S31015 原子/cm2，BF21+BF12+离子注入时间分别是