红外感应的控制系统设计VHDL(正文该)

1、红外线感应自动门控制系统设计前言红外线感应自动门是近年来发展起来的现代自动门。它既继承了一般控制门的特点，又具有灵敏度高、开门快、噪音低等优点。红外感应门在今天已经广泛应用于各行各业，并取得了不错的评价。现代人的生活水平越来越高，审美观念也比以前更高。因此，现代人对盖房子也很有审美。自动门在现代建筑业的蓬勃发展中一直处于领先地位。这是自动门企业的好时机，也促进了自动门市场的规范和技术创新。在我国，红外感应自动门起步较晚。现在大部分是由单片机控制的。它的功能一般，但是性价比比较高。为了完成更高难度的功能，最近出现了由FPGA控制的红外感应自动门。日前，日本田中公司研发出一款智能自动门，可以准确判

2、断出入人员的大小，并根据不同人的不同身体特征决定门需要打开多大。当人需要通过门时，构成门扇的横条根据人的头、肩、身、脚、手、行李的参数，加上5到15厘米的剩余空间，准确打开。当然，进出这扇门的人，如果是坐在轮椅上或者是带着宠物猫，都不会有任何困难。这种智能门可以识别常进人员的身份，防止他人随便进入，大大增加了办公室或家中的安全性。1 红外感应自动门控制系统分析如今，红外感应自动门已不再是原来的开门关门那么简单。以前很多只有自动开门和关门的功能，现在可以有人进门有声“欢迎”，出门有声“来访”等。问候，相关信息也可以显示在屏幕上，以及密码保护和金属检测等高级安全检测功能1.1 设计任务分析任务：完

3、成红外感应自动门功能，用FPGA做一扇能自动感应人开闭，并具有声音和显示功能的门。要求： A.当人靠近门时，感应到人并快速响应开门。B. 进入时，开门并发出声音欢迎进入。C. 人出门时，开门并发出告别声。D、当有人进出时，开门8秒后门会自动关闭。E. LED上显示不同的状态来指示有人进出这种设计是在节约成本的基础上完成一整套功能。大部分功能都在主芯片中完成，只通过外围设备显示效果，所以外围电路并不多。在主芯片中完成红外信号感应控制、电机控制、LED显示控制、蜂鸣器控制等功能。1.2 系统结构设计本设计方案采用模块堆积的方式形成主顶层电路，包括红外感应模块、LED显示模块、语音模块、电机模块和主

4、芯片。连接如图1.2-1所示：图 1.2-1 硬件连接图1.3 实施过程红外感应门控功能流程图如图1.3-1所示：图 1.3-1 流程图五金零件2.1 红外感应部分2.1.1红外感应（检测）实现原理2.1.1.1 被动检测方法它主要用于自然界。任何高于绝对温度（-273 度）的物体都会产生红外光谱。不同温度的物体释放出不同波长的红外能量。全称是被动热释电红外探测器。 PIR 探测器中有两个关键要素。一种是热释电红外传感器（PIR），它可以将波长为812um的红外信号转化为电信号，并能抑制自然界中的白光信号，因此用于被动红外探测器的警戒。当没有人体移动时，热释电红外传感器只感应背景温度。当人体进

5、入警戒区域时，热释电红外传感器通过菲涅耳透镜感应人体温度与背景温度的差异。差分信号，因此，红外探测器红外探测的基本概念是感知运动物体与背景物体之间的温差。另一种设备是菲涅耳透镜。有两种类型的菲涅耳透镜，即折射和反射。菲涅耳透镜的作用有两个：一是聚集，即在PIR上折射（反射）热解的红外信号，二是把警戒区划分为几个亮区和暗区，使运动物体可以在PIR上以温度变化的形式产生变化的热释电红外信号，从而使PIR产生变化的电信号。人体的体温是恒定的，一般在37度左右，所以会发出特定波长约10微米的红外线。被动红外探头通过探测人体发出的约 10 微米的红外线来工作。人体发出的约10微米的红外线经过菲尔滤光片增

6、强后，集中在红外线感应源上。红外感应源通常使用热释电元件，当人体红外辐射的温度发生变化时，会失去电荷平衡，向外释放电荷。后续电路经检测处理后可产生报警信号。2.1.1.2 主动检测方法有源红外发射器通常以红外发光二极管为光源，由晶体管或集成电路直接驱动，以脉冲振荡电路为驱动电源。发射出去，既降低了电源的功耗，又增强了主动红外入侵探测器的抗干扰能力。同时，为了进一步降低误报率，防止入侵者故意精心准备的防入侵手段，最近采用了先进的数字变频技术，即发射机和接收机的红外脉冲频率数字调制后是可变的。 ，接收器只识别选定的频率，不处理其他频率，可以有效防止入侵者故意发射一定频率的红外光侵入防御区域而失去防

7、御能力。有源红外探测器由红外发射器和红外接收器组成。红外线发射器向红外线接收器发射一种或多种调制红外线。当发射器和接收器之间没有障碍物时，探测器不会报警。当物体被阻挡时，接收器的输出信号发生变化，探测器报警。2.1.2自动门红外感应的实现此设计使用主动红外感应。无人接近时，检测信号正常。当有人进入感应区域时，红外线被中断。检测器发出中断信号，驱动相应模块完成功能。实现过程2.1.2如图-1所示：图2.1.2-1 红外感应门的实现2.2 FPGA部分2.2.1FPGA 的工作原理1985年，美国Xilinx公司推出了现场可编程门阵列（ FPGA ， Field Programmable Gate

8、 Array ），它是专用集成电路（ASIC）中集成度最高的一种 1 。用户可以重新配置FPGA部分的逻辑模块和I/O模块来实现用户的逻辑，也用于CPU的仿真。用户对FPGA的编程数据一般存储在Flash芯片中，上电时加载到FPGA中进行初始化。也可在线编程，实现在线系统重构。通过这个特性，可以快速构建一个实时定制的CPU 。主要分为三种类型：可编程逻辑功能块、可编程 I/O 块和可编程互连。可编程逻辑功能块通常排列成阵列，分散在整个芯片中，是实现用户功能的基本单元；可编程 I/O 块通常围绕阵列排列在芯片周围，以完成芯片上的逻辑和外部封装引脚。可编程部分将它们互连以连接每个可编程逻辑块或I/

9、O块，在可编程逻辑块部分，可编程连接的切换是通过互连线和所使用的可编程元件的结构来实现的。2.2.2EP2C5系列器件（芯片）自世界上第一个可编程逻辑器件发明以来，Altera 公司一直保持着创新的传统，是“可编程芯片系统”(SOPC) 解决方案的全球倡导者。而且Altera在全球的PLD市场占有率非常高。 Altera的主流FPGA分为三类：低端FPGA，专注于成本应用、中等容量、性能能满足一般要求的FPGA，如Cyclone系列；中端FPGA包括Arria GX系列等；高端FPGA，专注于高性能应用容量大，性能好，如Startix系列等。为了节省成本，本设计选用了Cyclone系列EP2C

10、5Q208C8 2 。作为第二代Cyclone系列，相比第一代成本更低、容量更大、功能更丰富。它采用 1.2V、90nm、low-K 绝缘工艺，并且尽可能减小裸片尺寸。 I/O 端口设置见表 1 2.2.2：表2.2.2-1 I/O 端口设置设备逻辑单元内存块总位数18*18乘法器锁相环IO口数量差分通道EP2C546082611980813215858FPGA的管脚图-12.2.2主要包括：用户I/O （ User I/O ）、配置管脚、电源、时钟和特殊应用管脚等。其中一些管脚可以有多种用途，所以在设计FPGA电路之前，需要仔细阅读对应FPGA的芯片手册（下面的管脚参数为实际芯片管脚配置）。

11、图2.2.2-1EP2C5Q208C8管脚2.2.2.1 用户I/OI/Onum ( LVDSnumn )：可用作输入或输出，或双向端口，也可用作LVDS差分对的负端。其中num表示引脚号。2.2.2.2 配置引脚MSEL1.0 ：用于选择配置模式。 FPGA有多种配置模式，如主动、被动、快速、普通、串行、并行等，可以通过该引脚进行选择。 DATA0 ： FPGA的串行数据输入管脚，连接到配置设备的串行数据输出管脚。 DCLK : FPGA的串行时钟输出引脚，为配置器件提供串行时钟信号。 nCSO （ I/O ）：FPGA的片选信号输出管脚，连接到配置设备的nCS管脚。 ASDO （ I/O

12、）：FPGA的串行数据输出引脚，连接到配置设备的ASDI引脚。 nCEO ：FPGA 下载链设备使能输出引脚。在下载链（ Chain ）中，当第一个设备的配置完成时，该信号将使下一个设备开始配置。下载链中最后一个设备的nCEO应保持浮动。nCE ：下载链设备使能输入，连接到前一个设备的nCEO 。下载链中第一个设备的接地nCE 。 nCONFIG ：用户模式配置开始信号。 nSTATUS ：配置状态信号。 CONF_DONE ：配置结束信号。2.2.2.3 电源引脚VCCINT：核心电压。通常与FPGA芯片使用的工艺有关，例如130nm工艺为1.5V，90nm工艺为1.2V。VCCIO：端口电

13、压。一般为3.3V，也可以支持多种电压，如5V、1.8V、1.5V等。 VREF：参考电压。 GND：信号地。2.2.2.4 时钟引脚VCC_PLL：锁相环管脚电压，直接连接到VCCIO。 VCCA_PLL：锁相环模拟电压，一般通过滤波器连接到VCCINT。 GNDA_PLL：锁相环模拟地。 GNDD_PLL：锁相环数字地。 CLKnum (LVDSCLKnump)：PLL 时钟输入。支持LVDS时钟输入，p接正端，num代表PLL序号。 CLKnum (LVDSCLKnumn)：PLL 时钟输入。支持LVDS时钟输入，n接负端，num代表PLL序号。 PLLnum_OUTp(I/O)：PLL

14、 时钟输出。支持LVDS时钟输入，p接正端，num代表PLL序号。 PLLnum_OUTn(I/O)：PLL 时钟输出。支持LVDS时钟输入，n接负端，num代表PLL序号。2.2.2.5 特殊引脚VCCPD：用于选择驱动电压。 VCCSEL：用于控制与配置管脚和 PLL 相关的输入缓冲电压。 PORSEL：上电复位选项。 NIOPULLUP：用于控制配置时使用的用户I/O的上拉电阻是否工作。 TEMPDIODEn/p：用于关联温度敏感二极管。2.2.3VHDL语言VHDL（Very-High-Speed Integrated Circuit Hardware Description Lang

15、uage）是一种用于描述、仿真、综合、优化和路由的标准硬件描述语言 3 ，诞生于1982年。1987年底，VHDL被公认为标准硬件IEEE 和美国国防部的描述语言。 VHDL主要用于描述数字系统的结构、行为、功能和接口。除了包含许多具有硬件特性的语句外，VHDL 的语言形式和描述风格以及语法与总则计算机高级语言非常相似。一个完整的VHDL语言程序通常由五部分组成： Entity 、 Architecture 、 Configuration 、 Package和Library。 VHDL的程序结构特点是将一个项目或设计实体（可以是元器件、电路模块或系统）分为外部（或可见部分、端口）和部分（或不可

16、见部分），涉及完成部分与实体的部分函数和算法。当一个设计实体定义了外部接口时，如果它的开发完成，其他设计可以直接调用这个实体。这个概念是将设计实体分为两部分，这是VHDL语言系统设计的基本特征。2.2.4Quartus II 简介Quartus II 是 Altera 的第四代综合 PLD 开发软件平台。支持原理图、VHDL、VerilogHDL和AHDL（Altera硬件描述语言）等多种语言设计输入形式。它嵌入了自己的合成器和仿真器。 ，可以完成从设计输入到硬件配置的完整PLD（FPGA）设计流程。该平台支持工作组环境中的设计要求，包括支持基于 Internet 的协作设计。 Quartus

17、 平台与来自 EDA 供应商的开发工具兼容，例如 Cadence、ExemplarLogic、MentorGraphics、Synopsys 和 Synplicity。改进了软件的LogicLock模块设计能力，增加了FastFit编译选项，提升了网络编辑性能，提升了调试能力。 Quartus II 不仅可以在 XP 和 Linux 上使用，还可以在 Unix 上使用。除了使用Tcl脚本完成设计过程外，还提供了运行速度快、界面统一、功能集中、易学易学的完整用户图形界面设计方法。易用性等 Quartus II 支持 Altera 的 IP 内核并包含 LPM/MegaFunction 宏功能模块

18、库，使用户能够充分利用成熟的模块，简化设计复杂度并加快设计速度。对第三方 EDA 工具的良好支持也使用户能够在设计过程的各个阶段使用熟悉的第三方 EDA 工具。此外，Quartus II 通过与 DSP Builder 工具和 Matlab/Simulink 相结合，可以轻松实现各种 DSP 应用系统；它支持Altera的系统级可编程(SOPC)开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一个综合开发平台。 Maxplus II 作为Altera 上一代PLD 设计软件，因其出色的易用性而被广泛使用。目前 Altera 已停止更新对 Maxplus II 的支持。与 Quart

19、us II 相比，不仅是支持的设备类型丰富，而且图形界面的变化。 Altera 的 Quartus II 软件包括 SignalTap II、Chip Editor 和 RTL Viewer 等众多设计辅助工具，集成了 SOPC 和 HardCopy 设计流程，并继承了 Maxplus II 友好的图形界面和易于使用的方法。图2.2.4-1为Quartus II编译界面，展示了Quartus II自动设计的主要处理环节，包括设计编辑输入、设计分析与综合、适配、编程（组装）、时序参数分析、附编程下载等脚步。图2.2.4-1第二行的流程图是EDA开发流程与上游Quartus II流程设计的对比。图

20、2.2.4-1 Quartus II 流程图2.3 直流电机图 2.3-1 直流电机根据直流电动机和发电机的工作原理，直流电动机的结构 5 应由 HYPERLINK %20%20%20%20:/baike.baidu%20%20%20%20/view/1620095.htm t _blank 定子和转子两部分组成。直流电动机的静止部分称为定子。定子的主要功能是产生磁场 HYPERLINK %20%20%20%20:/baike.baidu%20%20%20%20/view/1058552.htm t _blank 。在运行过程中旋转的部分称为转子。它的主要作用是产生电磁转矩和感应电动势。它是直

21、流电机能量转换的枢纽，所以通常称为 HYPERLINK %20%20%20%20:/baike.baidu%20%20%20%20/view/962375.htm t _blank 电枢 HYPERLINK %20%20%20%20:/baike.baidu%20%20%20%20/view/1929.htm t _blank 。构造函数和风扇等本设计主要用于红外和FPGA，这里只提到直流电机，不再赘述。直流电机应用电路如图 2.3-1 所示。3软件部分3.1 设计过程A 、在F中新建一个名为zhukong的文件夹作为项目文件夹，如图3.1-1所示：图 3.1-1 zhukong 文件夹B 、

22、打开Quartus II 5.0（32位）软件，点击菜单栏中的文件新建工程向导，新建工程，如图3.1-2所示：图 3.1-2 新建项目C 、在打开的新建工程中选择F盘中的zhukong作为目标文件夹，输入工程名和文件名，如图3.1-3所示：图 3.1-3 输入文件（工程）名称D.依次点击next，选择对应的文件并选择系统的目标芯片，最后点击finish完成工程的创建，然后新建一个VHDL文本文件（file - new - VHDL file - ok）在文本文件中输入主控制程序后，保存（注意名称与工程名称一致）。源程序文件如下：主控程序图书馆 IEEE；使用 IEEE.STD_LOGIC_11

23、64.ALL；使用 IEEE.STD_LOGIC_UNSIGNED.ALL；实体竹空是PORT(CLK:IN STD_LOGIC;-时钟信号RST:IN STD_LOGIC;-复位信号HW_XINHAO:IN STD_LOGIC_VECTOR(2 DOWNTO 0);-两个信号输入（正常、中断输入和输出）S_XINHAO:OUT STD_LOGIC_VECTOR(2 downto 0);-显示信号输出（正常状态、进入状态、退出状态）S1_XINHAO:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);-电机控制输出（断电状态，正反转）S2_XINHAO:OUT STD_LOGI

24、C_VECTOR(2 DOWNTO 0);-蜂鸣器输出（掉电状态，欢迎和再见）结尾;筑空一号建筑开始过程开始IF RST=1 THEN S_XINHAO=011;S1_XINHAO=011;S2_XINHAO=011;-复位时间结束；IF HW_XINGAO=011 THEN S_XINGAO=011;S1_XINHAO=011;S2_XINHAO=011;-非重置时态 1结束；IF HW_XINGAO=101 THEN S_XINGAO=101;S1_XINHAO=101;S2_XINHAO=101;-非重置时态 2结束；IF HW_XINGAO=110 THEN S_XINGAO=110;

25、S1_XINHAO=110;S2_XINHAO=110;-非重置时态 3万一;结束进程；结尾;E.点击再次编译源文件，完成文件的编译，发现错误和修改，最后完成编译。如图3.1-4所示：图 3.1-4 编译适配源（程序）文件下图3.1-5是文件编译的进度流程图3.1-5 编译适配过程F、创建电机控制模块程序、发声模块程序、LED显示模块程序，如图3.1-6所示：图3.1-6 打包（模块创建）流程如果出现如图 3.1-7 所示的小窗口界面，则说明模块创建成功，点击确定。图 3.1-7 打包结果图G、创建仿真文件，实现模块的仿真（方法为：文件-新建-矢量波形文件-添加输入输出节点，保存点击），本次仿

26、真基于数模的MAGIC3200开发包科技公司。图 3.1-8 显示：图 3.1-8 仿真图（示例）H、对于顶层文件的设计，新建工程后，新建原理图，传输底层设计文件，连线，保存。一、选择顶层设计文件的芯片，锁定管脚（注意以实验盒上的开发为准），然后编译顶层文件。J. 锁紧销如图 3.1-9 所示：图 3.1-9 引脚设置K. 最后连接实验板，点击下载按钮下载程序。界面如下图3.1-10所示：图 3.1-10 下载程序界面选择USB下载方式如下图3.1-11所示：图 3.1-11 选择 USB 下载方式完成下载设备的设置后，点击开始按钮开始下载过程，如下图所示。当它达到 100% 时，下载完成。如

27、图3.1-12所示：图3.1-12 下载完整图片3.2 模块源程序关闭当前工程，再创建另一个工程模块，如上流程，最终完成电机控制模块程序、语音生成模块程序、LED显示屏模块程序的设计。源程序如下。3.2.1电机控制程序 6 图书馆 IEEE；使用 IEEE.STD_LOGIC_1164.ALL；使用 IEEE.STD_LOGIC_UNSIGNED.ALL；实体点集是端口（时钟：IN STD_LOGIC；RST:IN STD_LOGIC;S1_XINHAO:IN STD_LOGIC_VECTOR(2 DOWNTO 0);KG_OUT:OUT STD_LOGIC_VECTOR(1 DOWNTO 0

28、);-开门关门DJ_OUT:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);结尾;典吉的建筑之一SIGNAL M:STD_LOGIC;-分频计数器SIGNAL YANSHI:STD_LOGIC;-延迟计数器开始PROCESS(CLK)-分频VARIABLE JS_CLK:INTEGER RANGE 0 TO 2E6-1;-时钟计数开始IF CLKEVENT AND CLK=1 THENIF JS_CLK2E6-1 THEN JS_CLK:=JS_CLK+1;ELSE JS_CLK:=0;M=NOT M;万一;万一;结束进程；PROCESS(M)-延迟变量 JS：整数范围 0

29、到 8；-秒（除）计数开始IF MEVENT AND M=1 THEN如果 JS8 那么 JS:=JS+1;ELSE JS:=0;严氏 DJ_OUT DJ_OUT DJ_OUT NULL；结束案例；结束进程；PROCESS(RST,KG,YANSHI)-浇注开始IF RST=1 THEN DJ_OUTTONE=;代码=0000;HIGHTONE=;代码=0001;HIGHTONE=;代码=0010;HIGHTONE=;代码=0011;HIGHTONE=;代码=0100;HIGHTONE=;代码=0101;HIGHTONE=;代码=0110;HIGHTONE=;代码=0111;HIGHTONE=

30、;代码=0001;HIGHTONE=;代码=0010;HIGHTONE=;代码=0011;HIGHTONE=;代码=0100;HIGHTONE=;代码=0101;HIGHTONE=;代码=0110;HIGHTONE=;代码=0111;HIGHTONE=;代码=0001;HIGHNULL；结束案例；结束进程；结尾;B、音节频率产生程序图书馆 IEEE；使用 IEEE.STD_LOGIC_1164.ALL；使用 IEEE.STD_LOGIC_UNSIGNED.ALL；实体扬声器是端口（时钟：IN STD_LOGIC；TONE:IN STD_LOGIC_VECTOR(10 DOWNTO 0);SPK

31、S:OUT STD_LOGIC);结尾;SPEAKERA IS 的架构之一签名的 PRECLK，FULLSPKS：STD_LOGIC；开始进程（时钟）VARIABLE COUNT4:STD_LOGIC_VECTOR(3 DOWNTO 0);开始PRECLK11 THEN PRECLK=1;COUNT4:=0000;ELSIF CLKEVENT AND CLK=1 THEN COUNT4:=COUNT4+1;万一;结束进程；处理（预时钟，音调）变量 COUNT11:STD_LOGIC_VECTOR(10 DOWNTO 0);开始IF PRECLKEVENT AND PRECLK=1 THEN如果

32、 COUNT11=0 那么 COUNT11:=TONE;FULLSPKS=1;ELSIF COUNT111:=COUNT11-1;FULLSPKS=0;万一;万一;结束进程；过程（完整）变量计数2：STD_LOGIC；开始；开始IF FULLSPKSEVENT AND FULLSPKS=1 THEN计数2：=不是计数2；如果 COUNT2=1 那么SPKS=1;否则 SPKS=0;万一;万一;结束进程；结尾;3.2.3LED显示控制程序图书馆 IEEE；使用 IEEE.STD_LOGIC_1164.ALL；使用 IEEE.STD_LOGIC_UNSIGNED.ALL；实体_ _端口（时钟：IN

33、 STD_LOGIC；RST:IN STD_LOGIC;S_XINHAO:IN STD_LOGIC_VECTOR(2 DOWNTO 0);LED_OUT:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);结尾;YM的架构之一开始PROCESS(CLK.RST,S_XINHAO)开始如果 RST=1 那么 LED_OUT LED_OUT LED_OUT LED_OUTNULL；结束案例；结束进程；结尾;3.3电路板资源扩展板 8 如图3.3-1所示，核心板如图3.3-2所示：资源扩展板3.3-2 核心板4 Protel印刷电路板生产4.1 简介Protel99SE 9 是一款应用

34、在Windows9X/2000/NT操作系统下的 HYPERLINK %20%20%20%20:/baike.baidu%20%20%20%20/view/5822.htm EDA设计软件。采用设计库管理模式，可进行网络设计。具有强大的数据交换能力、开放性和 HYPERLINK %20%20%20%20:/baike.baidu%20%20%20%20/view/4376.htm 3D模拟功能。它是一个32位的设计软件，可以完成电路原理图设计、印刷电路板设计和可编程逻辑器件设计等，可以设计32个信号层、16个电源地层和16个加工层。4.2用protel99制作印制电路板的过程 使用原理图设计工具绘制原理图并生成相应的网表。 手动更改网络表，将原理图上没有的焊盘，如一些元件的固定引脚，定义到与之相连的网络上，没有任何物理连接的可以定义到地或保护地。将一些与PCB封装库中不一致的器