电路设计抗干扰措施

1、电路设计抗干扰措施第1页，共30页，2022年，5月20日，8点2分，星期五电路产生电磁干扰的要素干扰源干扰途径对电磁干扰敏感的电路第2页，共30页，2022年，5月20日，8点2分，星期五电子电路抗干扰设计的依据抑制干扰源切断干扰途径保护敏感器件第3页，共30页，2022年，5月20日，8点2分，星期五抑制干扰源常用的方法 (1)消除线圈反向电动势的方法 第4页，共30页，2022年，5月20日，8点2分，星期五抑制干扰源常用的方法 (2)消除接点火花的方法 第5页，共30页，2022年，5月20日，8点2分，星期五抑制干扰源常用的方法(3)减小电机电磁噪声的方法 LI=L2=100H、C1

2、=C2=4700pF、C30.01F左右C1、C2接电机外壳。注意电容、电感的引线要尽量短。 第6页，共30页，2022年，5月20日，8点2分，星期五抑制干扰源常用的方法 (4)减小高频噪声对IC干扰的方法每个IC并接一个0.01O.1F的高频滤波电容 第7页，共30页，2022年，5月20日，8点2分，星期五抑制干扰源常用的方法 (5) PCB板的正确布线 第8页，共30页，2022年，5月20日，8点2分，星期五抑制干扰源常用的方法 (6)消除可控硅干扰的方法 一般C1=0.01 F、R1=100300左右。第9页，共30页，2022年，5月20日，8点2分，星期五切断干扰传播路径 按干

3、扰传播路径可分为传导干扰和辐射干扰两类 (1)消除电源噪声的方法 第10页，共30页，2022年，5月20日，8点2分，星期五切断干扰传播路径 (2)与噪声源隔离的方法 L1=1.3H左右（为磁珠电感器）。也可用1OO左右的电阻代替。C1=C2=1000pF左右 第11页，共30页，2022年，5月20日，8点2分，星期五切断干扰传播路径 (3)晶振的正确安装第12页，共30页，2022年，5月20日，8点2分，星期五切断干扰传播路径 (4)电路板的合理分区 设计PCB板时分区要合理，如强、弱信号，数字、模拟信号要分开。尽可能把干扰源(如电机、继电器等)与敏感器件(如单片机等芯片)远离。 第1

4、3页，共30页，2022年，5月20日，8点2分，星期五切断干扰传播路径 (5)数宇地与模拟地的分离 第14页，共30页，2022年，5月20日，8点2分，星期五切断干扰传播路径 (6)功率器件的放置与接地 大功率电路大功率电路第15页，共30页，2022年，5月20日，8点2分，星期五切断干扰传播路径 (7)关键连接线的处理 在单片机Io口或其它芯片输入输出端、电源线、电路板连接线等关键地方使用抗干扰元件。如磁珠、磁环、电源滤波器、屏蔽罩、光电隔离器等。可显著提高电路的抗干扰性。第16页，共30页，2022年，5月20日，8点2分，星期五提高敏感器件的抗干扰性能 (1)减小关键相邻两线回路环

5、面积 第17页，共30页，2022年，5月20日，8点2分，星期五提高敏感器件的抗干扰性能 (2)设置较宽大的电源线和接地线 布线时，电源线和地线要尽量粗，除减小压降外，更重要的是降低耦合噪声。(3)闲置管脚的处理方法 对于单片机的闲置管脚，不要悬空。可根据电气性能要求接地或接电源。其它IC的闲置端在不改变系统逻辑的情况下接地或接电源。（4）使用电源看门狗电路 对单片机等重要芯片要使用电源监控及看门狗电路，对于一般芯片可接入去耦电容，可大幅度提高整个电路的抗干扰性能。 第18页，共30页，2022年，5月20日，8点2分，星期五提高敏感器件的抗干扰性能 （5）尽量使用速度较低的芯片 在能满足电

6、路性能要求的前提下，尽量降低单片机的晶振频率和选用低速数字电路。（6）IC器件尽量直接焊接在电路板上，少用lC插座，增加芯片的抗干扰性能 设计印刷电路板时，必须要考虑抗干扰问题。即使电路原理图设计正确，而由于印刷电路板设计不当，也会对电子设备的可靠性产生不利影响。第19页，共30页，2022年，5月20日，8点2分，星期五单片机控制系统的抗干扰技术电磁干扰一般是以脉冲形式进入单片机系统，渠道主要有三条：空间干扰(场干扰)，电磁信号通过空间辐射进入系统。过程通道干扰，干扰通过与系统相连的前向通道、后向通道及与其它系统的相互通道进入。供电系统干扰，电磁信号通过供电线路进入系统。 一般情况下空间干扰

7、在强度上远小于其它两种，故微机系统中应重点防止过程通道与供电系统的干扰。第20页，共30页，2022年，5月20日，8点2分，星期五硬件措施光电隔离过压保护电路抗干扰电源配置去耦电容良好接地主要从系统硬件、软件和CPU上采取的第21页，共30页，2022年，5月20日，8点2分，星期五软件措施单片机在输出信号时，外部干扰有可能使信号出错。如系统中单片机发出的驱动步进电机的信号经锁存器锁存后传送给驱动电路，锁存器对干扰非常敏感，当锁存线上出现干扰时，会盲目锁存当前数据，而不管是否有效。因此应将锁存器与单片机安装在同一电路板上，使传输线上传送的是已经锁存好的控制信号。在软件上，最有效的方法就是重复

8、输出同一个信号，只要重复周期尽可能短，锁存器接收到一个被干扰的错误信号后还来不及作出有效的反应，一个正确的输出信号又来到，就可以及时防止错误动作的产生。第22页，共30页，2022年，5月20日，8点2分，星期五CPU抗干扰措施前面几项抗干扰措施是针对I/O通道，干扰还未作用到单片机本身，这时单片机还能正确无误地执行各种抗干扰程序，当干扰作用到单片机本身时（通过干扰三总线等），单片机将不能按正常状态执行程序，从而引起混乱。如何发现单片机受到干扰，如何拦截失去控制的程序流向，如何使系统的损失减小，如何恢复系统的正常运行，这些就是CPU抗干扰需要解决的问题。第23页，共30页，2022年，5月20

9、日，8点2分，星期五人工复位对于失控的CPU，最简单的方法是使其复位，程序自动从0000H开始执行。为此只要在单片机的RESET端加上一个高电平信号，并持续10ms以上即可。掉电保护电网瞬间断电或电压突然下降将使微机系统陷入混乱状态，电网电压恢复正常后，微机系统难以恢复正常。对付这一类事故的有效方法就是掉电保护。掉电信号由硬件电路检测到，加到单片机的外部中断输入端。软件中断将掉电中断规定为高级中断，使系统及时对掉电作出反应。在掉电中断子程序中，首先进行现场保护，保存当时重要的状态参数，当电源恢复正常时，CPU重新复位，恢复现场，继续未完成的工作。第24页，共30页，2022年，5月20日，8点

10、2分，星期五睡眠抗干扰CMOS型的51系列单片机具有睡眠状态，此时只有定时/计数系统和中断系统处于工作状态。这时CPU对系统三总线上出现的干扰不会作出任何反应，从而大大降低系统对干扰的敏感程度。仔细分析系统软件后发现，CPU很多情况下是在执行一些等待指令和循环检查程序，由于这时CPU虽没有重要工作，但却是清醒的，很容易受干扰。让CPU在没有正常工作时休眠，必要时再由中断系统来唤醒它，之后又处于休眠。采用这种安排之后，大多数CPU可以有5095%的时间用于睡眠，从而使CPU受到随机干扰的威胁大大降低，同时降低了CPU的功耗。第25页，共30页，2022年，5月20日，8点2分，星期五指令冗余当C

11、PU受到干扰后，往往将一些操作数当作指令码来执行，引起程序混乱。这时我们首先要尽快将程序引入正轨(执行真正的指令系列)。MCS-51系统中所有指令都不超过个字节，而且有很多单字节指令。当程序弹飞到某一条单字节指令上时，便自动纳入正轨。当弹飞到某一双字节或三字书指令上时，有可能落到其操作数上，从而继续出错。因此，我们应多采用单字节指令，并在关键的地方人为地插入一些单字节指令（NOP），或将有效单字节指令重复书写，这便是指令冗余技术。第26页，共30页，2022年，5月20日，8点2分，星期五指令冗余在双字节和三字节指令之后插入两条NOP指令，可保护其后的指令不被拆散。或者说，某指令前如果插入两条

12、NOP指令，则这条指令就不会被前面冲下来的失控程序拆散，并将被完整执行，从而使程序走上正轨。但不能加入太多的冗余指令，以免明显降低程序正常运行的效率。因此，常在一些对程序流向起决定作用的指令之前插入两条NOP指令，以保证弹飞的程序迅速纳入正确的控制轨道。此类指令有：RET、RETI、LCALL、SJMP、JZ、CJNE等。在某些对系统工作状态至关重要的指令(如SETB EA之类)前也可插人两条NOP指令，以保证被正确执行。上述关键指令中，RET和RETI本身即为单字节指令，可以直接用其本身来代替NOP指令，但有可能增加潜在危险，不如NOP指令安全。第27页，共30页，2022年，5月20日，8

13、点2分，星期五软件陷阱指令冗余使弹飞的程序安定下来是有条件的，首先弹飞的程序必须落到程序区，其次必须执行到冗余指令。当弹飞的程序落到非程序区(如EPROM中未使用的空间、程序中的数据表格区)时前一个条件即不满足，当弹飞的程序在没有碰到冗余指令之前，已经自动形成一个死循环，这时第二个条件也不满足。对付前一种情况采取的措施就是设立软件陷阱，对于后一种情况采取的措施是建立程序运行监视系统(WATCHDOG)。第28页，共30页，2022年，5月20日，8点2分，星期五软件陷阱所谓软件陷阱，就是一条引导指令，强行将捕获的程序引向对程序出错进行处理的程序。如果我们把这段程序的入口标号称为ERR的话，软件陷阱即为一条LJM