差动放大器与电流镜

1、差动放大器与电流镜第1页，共35页，2022年，5月20日，4点48分，星期三1、单端与差动的工作方式差动信号定义为两个结点电位之差，且这两个结点的电位相对于某一固定电位大小相等，极性相反，结点的阻抗也必须相等。差动工作方式优点：抑制共模噪声增大了可得到的最大电压摆幅偏置电路相对简单线性对相对高第2页，共35页，2022年，5月20日，4点48分，星期三2、基本差动对2.1 定性分析差模特性（假定Vin1-Vin2 从-变化到+ ）Vin1比Vin2更负，M1截止，M2导通，ID2=ISS，因此Vout1=VDD, Vout2=VDD - RDISSVin1逐渐增大，M1开始导通，Vout1减

2、小，由于ID1+ID2=ISS，M2流经的电流减小，Vout2增大；当Vin1=Vin2 时，Vout1=Vout2=VDD-RDISS/2。当Vin1比Vin2更正时，差动对两侧情况正好与上述情况相反。第3页，共35页，2022年，5月20日，4点48分，星期三共模特性采用NMOS提供尾电流ISS，Vin,CM从0开始增加。当Vin,CM0时，ID1=ID2=ID3=0Vin,CM增加，M3导通，处于三极管区；当Vin,CM足够大时，M3进入饱和区，因此电路正常工作状态应满足Vin,CMVGS1+(VGS3-VTH3)Vin,CM进一步增加，Vin,CMVout1+VTH，M1和M2进入三极

3、管区因此， Vin,CM允许的范围第4页，共35页，2022年，5月20日，4点48分，星期三2.2 定量分析大信号分析如果RD1=RD2=RD，则Vout1-Vout2=RD(ID2-ID1)，可以用Vin1和Vin2计算出ID2和ID1（假设电路是对称的，且M1和M2均处于饱和区，且忽略二级效应）讨论：当Vin= Vin1- Vin2=0， ID= ID1- ID2=0; 当|Vin |从0开始增大， |ID |也增大；等价Gm为第5页，共35页，2022年，5月20日，4点48分，星期三讨论（续）当Vin= 0时，Gm最大因此，当Vin超过某一限定值（Vin1）时 ，所有ISS电流流经一

4、个晶体管，而另一个晶体管截止（忽略亚阈值导通）， Vin1 实际上也是电路可以“处理”的最大差模输入。第6页，共35页，2022年，5月20日，4点48分，星期三小信号分析方法一（叠加法）令Vin2=0, 求Vin1对X结点的影响：电路等效为M1管构成的带有负反馈电阻的共源级Rs1/gm2忽略二级效应第7页，共35页，2022年，5月20日，4点48分，星期三令Vin2 =0, 求Vin1对Y结点的影响：先利用戴维南定理处理M1管和Vin1，VT= Vin1,RT=1/gm1；则电路等效为共栅级形式忽略二级效应第8页，共35页，2022年，5月20日，4点48分，星期三只施加Vin1时总的电压

5、增益为整理，同理，可以得到只施加Vin2时总的电压增益为应用叠加法，得到第9页，共35页，2022年，5月20日，4点48分，星期三方法二（半边电路）辅助定理：考虑图中所示的对称电路，其中D1和D2代表任何三端有源器件。假设Vin1从V0变化到V0+ Vin， Vin2从V0变化到V0 -Vin，那么，如果电路仍保持线性，则Vp值保持不变。假定0。辅助定理说明了P点可以认为是“交流地”，即“虚地”。第10页，共35页，2022年，5月20日，4点48分，星期三利用P点虚地（交流地）的特点，电路可等效为两个独立的部分，即“半边电路”概念。第11页，共35页，2022年，5月20日，4点48分，星

6、期三如果两个差动对的输入信号不是全差动的，可以将此任意信号表示为差模分量和共模分量。差模增益：若ISS是理想电流源，共模增益为0；第12页，共35页，2022年，5月20日，4点48分，星期三3、共模响应差动电路对共模扰动影响具有抑制作用，理想差动电路的共模增益为0；实际上，电路既不可能完全对称，电流源的输出电阻也不可能为无穷大，结果，共模输入的变化会或多或少传递到输出上。第13页，共35页，2022年，5月20日，4点48分，星期三电流源具有有限电阻的差动对的共模增益： 电路等效为带源级负反馈的共源级电路忽略二级效应，此时，共模增益为：第14页，共35页，2022年，5月20日，4点48分，

7、星期三电路不对称且尾电流源的输出电阻为有限值时，输入共模电压变化对电路的影响：电路不对称情况1：RD1=RD，RD2=RD+RD，当输入端共模发生变化，VX、VY的变化不相等，输出端产生了一个差动成分。第15页，共35页，2022年，5月20日，4点48分，星期三电路不对称情况2：M1和M2不匹配，导致流经两个晶体管的电流稍微不同，因而跨导不同，由此可得：得到输出电压输出端的差动分量：共模到差模转换的增益第16页，共35页，2022年，5月20日，4点48分，星期三总之，差动对的共模响应取决于尾电流源的输出电阻和电路的不对称性，表现的两方面的影响：对称电路的输出共模电平变化；输入共模电压变化在

8、输出端产生差模分量。“共模抑制比”（CMRR）第17页，共35页，2022年，5月20日，4点48分，星期三4、MOS为负载的差动对类似单级放大器，差动对的负载也可以采用二极管连接的MOS或者电流源作负载。二极管连接的MOS作负载（忽略体效应）第18页，共35页，2022年，5月20日，4点48分，星期三电流源负载的差动对第19页，共35页，2022年，5月20日，4点48分，星期三共源共栅级差动对半边等效第20页，共35页，2022年，5月20日，4点48分，星期三 电流镜1、基本电流镜2、共源共栅电流镜3、电流镜作负载的差动对第21页，共35页，2022年，5月20日，4点48分，星期三1

9、、基本电流镜电流源的设计是基于对基准电流的“复制”；两个都工作在饱和区且具有相等栅源电压的相同晶体管传输相同的电流（忽略沟道长度调制效应）。第22页，共35页，2022年，5月20日，4点48分，星期三按比例复制电流（忽略沟道长度调制效应）得到该电路可以精确地复制电流而不受工艺和温度的影响；Iout与IREF的比值由器件尺寸的比率决定。忽略沟道长度调制效应！第23页，共35页，2022年，5月20日，4点48分，星期三沟道长度调制效应使得电流镜像产生极大误差，因此2、共源共栅电流镜第24页，共35页，2022年，5月20日，4点48分，星期三共源共栅电流源 为了抑制沟道长度调制的影响，可以采用

10、共源共栅电流源。共源共栅结构可以使底部晶体管免受VP变化的影响。共源共栅电流镜共源共栅电流镜确定共源共栅电流源的偏置电压Vb，采用共源共栅电流镜结构。 目标是确保VY=VX。 选择(W/L)3/(W/L)0= (W/L)2/(W/L)1, 则VGS0=VGS3, VX=VY。第25页，共35页，2022年，5月20日，4点48分，星期三共源共栅电流镜消耗了电压余度 忽略衬偏效应且假设所有晶体管都是相同的，则P点所允许的最小电压值等于VP =比较于余度损耗的共源共栅电流镜最小余度损耗的共源共栅电流源第26页，共35页，2022年，5月20日，4点48分，星期三低电压工作（大输出摆幅）的共源共栅电

11、流镜 如图(a)，共源共栅输入输出短接结构， 为使M1和M2处于饱和区，Vb应满足： 考察图(b)，所有晶体管均处于饱和区，选择合适的器件尺寸，使VGS2=VGS4，若选择 M3M4消耗的电压余度最小(M3与M4过驱动电压之和)。且可以精确复制IREF。得到 ，Vb有解第27页，共35页，2022年，5月20日，4点48分，星期三3、电流镜作负载的差动对3.1大信号分析Vin1-Vin2足够负时，M1、M3和M4均关断，M2和M5工作在深线性区，传输的电流为0，Vout=0；随Vin1-Vin2增长，M1开始导通，使ID5的一部分流经M3，M4开启，Vout增长当Vin1和Vin2相当时，M2

12、和M4都处于饱和区，产生一个高增益区。当Vin1-Vin2变得正的多时，ID1，|ID3|， |ID4|，ID2 ，最终导致M4进入线性区当Vin1-Vin2足够正时，M2关断，M4的电流为0且处于深线性区，VoutVDD第28页，共35页，2022年，5月20日，4点48分，星期三输入共模电压的选择 为使M2饱和，输出电压不能小于Vin,CM-VTH，因此，为例提高输出摆幅，应采用尽量低的输入共模电平，输入共模电平的最小值为VGS1,2+VDS5,min。当Vin1=Vin2时，电路的输出电压Vout=VF=VDD-|VGS3|第29页，共35页，2022年，5月20日，4点48分，星期三3.2 小信号分析 （忽略衬偏效应）方法一 利用计算Gmgm1Vin/2gm1Vin/2gm2Vin/2得到，第30页，共35页，2022年，5月20日，4点48分，星期三计算Rout M1和M2用一个RXY=2rO1,2代替，RXY从VX抽取的电流以单位增益(近似)，由M3镜像到M4。则， 若2rO1,2(1/gm3)|rO3,总增益第31页，共35页，2022年，5月20日，4点48分，星期三 方法二（利用戴维南定理） Veq=gm1,2