数电时序逻辑电路练习题市公开课金奖市赛课一等奖课件

1、第 1 页 数 字 电 子 技 术 自 测 练 习 第 5 章 时序逻辑电路 单项选择题 填空题第1页第 2 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题1、时序逻辑电路在结构上 ( ) 。 A必须有组合逻辑电路 B 必须有存放电路必有存放电路和组合逻辑电路C D以上均正确分 析 提 示 依据时序逻辑电路任一时刻输出信号，不但取决于该时刻输入信号，还与输入信号作用前电路所处状态相关功效特点，在结构上必须有存放电路记忆电路以前所处状态。第2页第 3 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题2、同时时序逻辑电路和异步时序逻辑电路区分在于异步时序逻辑电路 ( ) 。 A没有触

2、发器 B没有统一时钟脉冲控制 没有稳定状态 C D输出只与内部状态相关 分 析 提 示 异步时序逻辑电路在结构上，各触发器时钟端不接到同一个时钟信号上，没有统一时钟脉冲控制，状态改变时不和时钟脉冲同时 。第3页第 4 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题3、图示各逻辑电路中，为一位二进制计数器是 ( ) 。ABCD分 析 提 示 一位二进制计数器状态方程为 每作用1个时钟CP 信号，状态改变1次。按各电路连接方式，求出驱动方程 并代入特征方程 。第4页第 5 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题4、从0开始计数N进制增量计数器，最终一个计数状态为 ( ) 。

3、 N A N1 B N + 1 C 2 N D分 析 提 示 从0开始计数N进制增量计数器，其计数状态依次是0、1、2、 N1 ，共 N 个计数状态。第5页第 6 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题5、由 n 个触发器组成计数器，最多计数个数为 ( ) 。 n 个 A n2 B 2n 个 C 2n 个 D分 析 提 示 每个触发器 Q 端有 0、1 两种可能状态， n 个触发器有 2n 种可能状态，最多计数个数为 2n 个 。第6页第 7 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题6、若组成一个十二进制计数器，所用触发器最少 ( ) 。 12 个 A 3 个B

4、4 个 C 6 个D分 析 提 示 进制数 N = 12，设触发器个数为n，按 N 2n 关系计算n ，并取最小整数， n = 4。第7页第 8 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题7、 3位移位存放器组成环形计数器，其进制数为 ( ) 。 6 进制 A 8 进制 B 4 进制 C 3 进制D分 析 提 示 n 位环形计数器，由 n 个触发器组成，有效状态数 = n 。计数器进制数 = 有效状态数 。第8页第 9 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题8、 3位移位存放器组成扭环形计数器，其进制数为 ( ) 。 3 进制 A 6 进制 B 8 进制 C 2 进

5、制 D分 析 提 示 n 位扭环形计数器，由 n 个触发器组成，有效状态数 = 2 n 。计数器进制数 = 有效状态数 。第9页第 10 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题9、 4 位环形计数器中，无效状态个数为 ( ) 。 4 个 A 12 个 B 8 个 C 0 个 D分 析 提 示 n 位环形计数器，由 n 个触发器组成，共有 2n 个状态，有效状态数 = n ，无效状态数 = 2n n 。第10页第 11 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题10、 n 位触发器组成扭环形计数器，其无效状态 个数为 ( ) 。 2n n A 2n 2n B 2n C

6、 2n 1D分 析 提 示 n 位扭环形计数器，由 n 个触发器组成，共有 2n 个状态，有效状态数 = 2n ，无效状态数 = 2n 2n 。第11页第 12 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题11、4个触发器组成8421BCD码计数器，其无关状态个数为( ) 。 6 个 A 8 个 B 10 个 C不定D分 析 提 示 8421BCD码计数器为十进制计数器，有效状态数为10个， 4个触发器共有 24 = 16 个状态，无效状态数 = 1610 = 6个。第12页第 13 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题12、以下计数器中，每次状态转换时只有一位触发

7、器状态发生改变是 ( ) 。 二进制计数器 A 十进制计数器 B 环形计数器 C 扭环形计数器 D分 析 提 示 扭环形计数器在状态转换时，每次只有一位触发器状态发生改变。如 3 位扭环形计数器状态图为： Q1 Q2 Q3100110111011001000第13页第 14 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题13、以下计数器中，不存在无效状态是 ( ) 。 二进制计数器 A 十进制计数器 B 环形计数器 C 扭环形计数器 D分 析 提 示 n 个触发器组成n 位二进制计数器， 2n 个状态全部为有效状态，不存在无效状态。第14页第 15 页 数字电子技术 第 5 章 时序逻

8、辑电路 单项选择题14、以下状态中，不是 4 位扭环形计数器输出状态是 ( ) 。 0000 A 1000B 0010 C 0001D分 析 提 示 扭环形计数器在状态转换时，每次只有一位触发器状态发生改变。4 位扭环形计数器状态图为： 10001100111011110000000100110111Q1 Q2 Q3 Q4第15页第 16 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题15、异步计数器如图示，若触发器当前状态Q3 Q2 Q1为110，则在时钟作用下，计数器下一状态为 ( ) 。A101B111C010D 000分 析 提 示 各触发器状态方程： ，i = 1, 2, 3

9、 各触发器时钟条件： CP1 = CP, CP2 = Q1, CP3 = Q2 触发器具备时钟条件时按状态方程改变状态，不具备时钟条件时状态不变。各触发器初始状态 ： CP1 ，使 ，Q1 改变 为 0 1，出现上升沿， Q1 ，使 ，Q2 改变 为 1 0，出现下降沿， Q2 ，使 。第16页第 17 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题16、异步计数器如图示，若触发器当前状态Q3 Q2 Q1为011，则在时钟作用下，计数器下一状态为 ( ) 。A100B110C010D 000分 析 提 示 各触发器状态方程： ，i = 1, 2, 3 各触发器时钟条件： CP1 = C

10、P, CP2 = Q1, CP3 = Q2 触发器具备时钟条件时按状态方程改变状态，不具备时钟条件时状态不变。各触发器初始状态 ： CP1 ，使 ，Q1 改变 为 1 0，出现下降沿， Q1 ，使 ，Q2 改变 为 1 0，出现下降沿， Q2 ，使 。第17页第 18 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题17、由4位二进制计数器74LS161组成任意进制计数器电路如图示，计数时最小状态是 ( ) 。 0000 A 1111B 0110 C 0001 D分 析 提 示 图示电路，组成任意进制计数器所用方法为进位输出 C置于差数法 。计数范围为： 预置数输入端数值 0110 使进

11、位输出 C 为1时状态1111计数时最小状态是0110 。第18页第 19 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题18、由4位二进制计数器74LS161组成任意进制计数器电路如图示，计数器有效状态数为 ( ) 。 16 个 A 8 个B 10 个C 12 个 D分 析 提 示 图示电路，组成任意进制计数器所用方法为 复位 法 。计数范围为： 预置数输入端数值 0000 使 为0时状态1001共10个有效状态。第19页第 20 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题19、由4位二进制计数器74LS161组成任意进制计数器电路如图示，计数器最大状态是 ( ) 。 0

12、000A 1111B 1001C 0001D分 析 提 示 图示电路，组成任意进制计数器所用方法为 复位 法 。计数范围为： 预置数输入端数值 0000 使 为0时状态1001共10个有效状态，计数器最大状态是1001。 第20页第 21 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题20、以下器件中，含有串行并行数据转换功效是 ( ) 。 译码器 A 数据比较器 B 移位存放器 C 计数器 D分 析 提 示 移位存放器采取串行输入、并行输出工作方式，可实现串行并行数据转换。第21页第 22 页 数字电子技术 第 5 章 时序逻辑电路 单项选择题21、一个4位串行数据输入移位存放器，时

13、钟脉冲频率为1kHz，完成转换4位并行数据输出时间为 ( ) 。 8 ms A 4 ms B 8s C 4s D分 析 提 示 移位存放器采取串行输入、并行输出方式工作时，每作用1个时钟脉冲CP信号输入1位数据， 4位串行数据输入需作用4个时钟脉冲CP信号。 时钟脉冲CP信号周期 TCP = 1/1000 = 0.001s = 1ms 完成4位串行数据输入转换并行数据输出时间为= 41=4ms第22页第 23 页 数字电子技术 第 5 章 时序逻辑电路 填空题1、时序逻辑电路在任一时刻稳定输出不但与当初输入相关，而且还与 相关。 参 考 答 案 输入信号作用前电路所处状态分 析 提 示 时序逻

14、辑电路在结构上，有存放电路记忆电路以前所处状态，从而使任一时刻输出信号，不但取决于该时刻输入信号，还与输入信号作用前电路所处状态相关。第23页第 24 页 数字电子技术 第 5 章 时序逻辑电路 填空题2、时序逻辑电路在结构上有两个特点：其一是包含由触发器等组成 电路，其二是内部存在 通路。 参 考 答 案存放 反馈 分 析 提 示 时序逻辑电路用触发器等存放电路记忆电路以前所处状态；时序逻辑电路内部反馈将电路输出状态反馈到组合逻辑电路输入端，与输入信号一起共同决定组合逻辑电路输出。第24页第 25 页 数字电子技术 第 5 章 时序逻辑电路 填空题3、时序逻辑电路 “现态” 反应是 时刻电路

15、状态改变结果，而 “次态” 则反应是 时刻电路状态改变结果。 参 考 答 案以前 当前分 析 提 示 当前输入信号 作用后，时序逻辑电路状态改变结果为新状态 ，称为“次态” ；当前输入信号 作用前，时序逻辑电路所处状态 ，称为“现态” ，它是以前时刻输入信号作用后电路状态改变结果。第25页第 26 页 数字电子技术 第 5 章 时序逻辑电路 填空题4、时序逻辑电路按其不一样状态改变方式，可分为 时序逻辑电路和 时序逻辑电路两种。前者设置统一时钟脉冲，后者不设置统一时钟脉冲。 参 考 答 案同时 异步分 析 提 示 同时时序逻辑电路在结构上，各触发器时钟端接到同一个时钟信号上，有统一时钟脉冲控制

16、，状态改变时和时钟脉冲同时 。 异步时序逻辑电路在结构上，各触发器时钟端不接到同一个时钟信号上，没有统一时钟脉冲控制，状态改变时不和时钟脉冲同时 。第26页第 27 页 数字电子技术 第 5 章 时序逻辑电路 填空题5、时序逻辑电路输出不但是当前输入函数，同时也是当前状态函数，这类时序逻辑电路称为 型时序逻辑电路； 时序逻辑电路输出仅是当前状态函数， 而与当前输入无关， 或者不存在独立设置输出， 而以电路状态直接作为输出， 这类时序逻辑电路称为 型时序逻辑电路。 参 考 答 案 Mealy Moore 分 析 提 示 Mealy 型时序逻辑电路，输出信号不但取决于前输入函数，同时还是当前状态函

17、数。 Moore型时序逻辑电路，输出信号仅是当前状态函数。 第27页第 28 页 数字电子技术 第 5 章 时序逻辑电路 填空题6、依据触发器时钟脉冲作用方式不一样，计数器有 计数器和 计数器之分。前者全部触发器在同一个时钟脉冲作用下同时翻转，后者触发器状态翻转并不按统一时钟脉冲同时进行。 参 考 答 案同时 异步分 析 提 示 同时计数器在结构上，各触发器时钟端接到同一个时钟信号上，有统一时钟脉冲控制，状态改变时和时钟脉冲同时 。 异步计数器在结构上，各触发器时钟端不接到同一个时钟信号上，没有统一时钟脉冲控制，状态改变时不和时钟脉冲同时 。第28页第 29 页 数字电子技术 第 5 章 时序

18、逻辑电路 填空题7、依据计数过程中，数字增、减规律不一样，计数器可分为计数器、 计数器和可逆计数器三种类型。 参 考 答 案加法 减法 分 析 提 示 加法计数器：在时钟脉冲CP作用下，计数器递增规律计数。 减法计数器：在时钟脉冲CP作用下，计数器递减规律计数。 可逆计数器：在时钟脉冲CP作用下，计数器可递减规律计数、可递减规律计数。第29页第 30 页 数字电子技术 第 5 章 时序逻辑电路 填空题8、计数器工作时，对 出现个数进行计数。 参 考 答 案时钟脉冲CP分 析 提 示 计数器，在时钟脉冲CP作用下进行状态转换，并用不一样状态反应时钟脉冲CP出现个数。 第30页第 31 页 数字电子技术 第 5 章 时序逻辑电路 填空题9、组成一个2n 进制计数器，共需要 个触发器。 参