集成电路组成任意进制的计数器

1、集成电路组成任意进制的计数器第1页，共37页，2022年，5月20日，1点37分，星期四部分常用集成计数器 第2页，共37页，2022年，5月20日，1点37分，星期四芯片例：74161，74191，74160，7419074160：十进制加，功能表同74161第3页，共37页，2022年，5月20日，1点37分，星期四74190：十进制加/减功能表同74191第4页，共37页，2022年，5月20日，1点37分，星期四任意进制计数器的设计1、MN*先将计数容量扩展，必须由两片以上计数器组合起来，然后用分别/整体置零/数法构成M进制计数器*各片连接方法 串行进位方式 并行进位方式*串行/异步方

2、式：低位片的进位输出信号作为高位片的时钟输入信号。*并行/同步方式：低位片的进位输出信号作为高位片的工作状态控制信号，两片时钟同接CP。第11页，共37页，2022年，5月20日，1点37分，星期四分两种情况： 1.M=N1*N2, N1, N2N 用置数法或置零法分别将两个N进制计数器置成N1, N2进制计数器，用串行或并行进位方式将它们连接起来即构成M进制计数器例3. M=100=10*10第12页，共37页，2022年，5月20日，1点37分，星期四设计时注意：高位片的时钟（进位信号）如何给出C10010000产生进位信号第13页，共37页，2022年，5月20日，1点37分，星期四例习

3、题5.15, 用四位二进制(16进制)设计M进制串行进位方式，两片分别置数(置最小值)片1：D3D2D1D0=1001, (在1111时C=1)，10011111, N1=7,片2：D3D2D1D0=0111, , 01111111, N2=9第14页，共37页，2022年，5月20日，1点37分，星期四例习题5.15, 用四位二进制(16进制)设计M进制串行进位方式，两片分别置数(置最小值)片1：D3D2D1D0=1001, (在1111时C=1)，10011111, N1=7,片2：D3D2D1D0=0111, , 01111111, N2=9M=7*9=63, Y:CP=1:63第15页

4、，共37页，2022年，5月20日，1点37分，星期四例习题5.16, 用两片十进制设计M进制并行进位方式，片1： ， N1=10,片2：D3D2D1D0=0111, , 01111001, N2=3M=10*3=30第16页，共37页，2022年，5月20日，1点37分，星期四例习题5.16, 用两片十进制设计M进制并行进位方式，片1： ， N1=10,片2：D3D2D1D0=0111, , 01111001, N2=3M=10*3=30第17页，共37页，2022年，5月20日，1点37分，星期四 2.M为大于N的素数时，即不能分解为N1*N2用串行或并行进位方式将计数容量扩展为N进制计数

5、器，MN, 然后用整体置零/数法构成M进制计数器.整体置零/数法，类似前述置零/数法，不同的是两(多）片计数器同时置零/数例5.3.4 两片74160接成29进制1.整体置零法：在第29状态产生 的信号第29状态：个位是9,即1001(Q3Q2Q1Q0)，十位为2，即Q3Q2Q1Q0 =0010,问题：同置零法，复位不可靠，要另外产生进位输出信号同时加到两片的置零端第18页，共37页，2022年，5月20日，1点37分，星期四并行进位方式*进位输出信号在28状态译出为负脉冲第19页，共37页，2022年，5月20日，1点37分，星期四第28状态产生十位：0010，个位：1000两片同时置数-置

6、0若置最大值，则稍复杂些2.整体置数法第20页，共37页，2022年，5月20日，1点37分，星期四例习题5.17, 两片都是四位二进制(16进制)并行进位方式，整体置数（0）个位片1：Q3Q2Q1Q0=0010（2）, 十位片2：Q3Q2Q1Q0=0101（5）, 第21页，共37页，2022年，5月20日，1点37分，星期四例习题5.17, 两片都是四位二进制(16进制)并行进位方式，整体置数（0）个位片1：Q3Q2Q1Q0=0010（2）, 十位片2：Q3Q2Q1Q0=0101（5）, M=5*16+2+1=83第22页，共37页，2022年，5月20日，1点37分，星期四减计数HHL加

7、计数HHLDCBADCBALLLLLLHQDQCQBQADCBACPDCPULDRD输 出预置数据输入时钟预置清零异步清零： 异步预置数： 其它芯片介绍 双时钟4位二进制同步可逆计数器 74LS193 同步加计数： 同步减计数： RD=1 RD=0, LD=0 RD=0, LD=1,CPD=1 RD=0, LD=1,CPU=1 第23页，共37页，2022年，5月20日，1点37分，星期四异步2510进制计数器74LS290 返回1. 74LS290的外引脚图、逻辑符号及逻辑功能图5-31 74LS290 2510进制计数器 (a) 外引脚图 (b) 逻辑符号 输出CP输入异步置数第24页，共

8、37页，2022年，5月20日，1点37分，星期四表5-12 74LS290功能表 CP1-Q3Q2Q1 5进制 CP0-Q0 2进制 CP下降沿有效 第25页，共37页，2022年，5月20日，1点37分，星期四2基本工作方式 （1）二进制计数：将计数脉冲由CP0输入，由Q0输出图5-32(a) 二进制计数器 计数顺序计数器状态CP0Q0001120返回第26页，共37页，2022年，5月20日，1点37分，星期四2基本工作方式 （2）五进制计数：将计数脉冲由CP1输入，由Q3 、Q2、 Q1 输出图5-32(b) 五进制计数器 计数顺序计数器状态CP1Q3 Q2 Q1 00 0 010 0

9、 120 1 030 1 141 0 050 0 0第27页，共37页，2022年，5月20日，1点37分，星期四2基本工作方式 （3） 8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入 图5-32(c) 8421BCD码十进制计数器 计数计 数 器 状 态顺序Q3 Q2 Q1 Q000 0 0 010 0 0 120 0 1 030 0 1 140 1 0 050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1100 0 0 0二进制五进制第28页，共37页，2022年，5月20日，1点37分，星期四2基本工作方式 （4） 5421BCD码

10、十进制计数：把CP0和Q3相连，计数脉冲由CP1输入 图5-32(d) 5421BCD码十进制计数器 计数计 数 器 状 态顺序Q0 Q3 Q2 Q100 0 0 010 0 0 120 0 1 030 0 1 140 1 0 051 0 0 061 0 0 171 0 1 081 0 1 191 1 0 0100 0 0 0五进制二进制第29页，共37页，2022年，5月20日，1点37分，星期四 构成六进制计数器 六进制计数器 先构成8421BCD码的10进制计数器；再用脉冲反馈法，令R0AQ2、R0BQ1。 当计数器出现0110状态时，计数器迅速复位到0000状态，然后又开始从0000状

11、态计数，从而实现00000101六进制计数。 第30页，共37页，2022年，5月20日，1点37分，星期四异步十进制计数器74LS290 74LS290的功能表计 数LL计 数LL计 数LL计 数LLHLLHHHLLLLLHHLLLLLHHQDQCQBQACPR9(2)R9(1)R0(2)R0(1)输 出时钟置位输入复位输入在计数或清零时，均要求R9(1)和R9(2)中至少一个必须为0。只有在R0(1)和R0(2)同时为1时，才能清零。第31页，共37页，2022年，5月20日，1点37分，星期四返回组成数字钟计数显示电路 通常数字钟需要一个精确的时钟信号，一般采用石英晶体振荡器产生，经分频

12、后得到周期为1秒的脉冲信号CP。 图5-41 数字钟“秒”计数、译码、显示电路 个位十进制十位六进制六十进制加法计数器 进位信号 BCD-七段显示译码器7448，输出为高电平有效 。 选共阴型数码管BS201。第32页，共37页，2022年，5月20日，1点37分，星期四例 用两片74LS290组成二十四进制计数器。 0 0 1 0 0 1 0 0 计数状态: 0000 0000 0010 0011(0010 0100)0 0 0 0 0 0 0 0 整体清零方式第33页，共37页，2022年，5月20日，1点37分，星期四二十四进制计数译码显示电路图第34页，共37页，2022年，5月20日，1点37分，星期四 数字电子钟是一种直接用数字显示时间的计时装置。一般由晶体振荡器、分频器、计数器、译码器、显示器、校时电路和电源等部分组成。数字电子钟的组成 end 第