三极管的开关特性门电路教程演示文稿

1、三极管的开关特性门电路教程演示文稿第一页，共六十一页。（优选）三极管的开关特性门电路教程第二页，共六十一页。2. 2 二极管和三极管的开关特性二极管导通条件及导通时的特点:二极管截止条件及截止时的特点:第三页，共六十一页。第四页，共六十一页。第五页，共六十一页。较大的反向漂移电流一般为纳秒数量级出现大量的反向电流的原因：第六页，共六十一页。 在数字电路中，三极管是作为开关使用的。 三极管截止相当于开关断开；三极管饱和相当于开关闭合；因此我们最关心三极管截止和饱和时的情况。 一、开关特性2.2.2 三极管的开关特性第七页，共六十一页。图2.2.6 双极型三极管的特性曲线 (a)输入特性曲线 (b

2、)输出特性曲线第八页，共六十一页。图2.2.8 用图解法分析图2.2.7电路 (a)电路图 (b)作图方法第九页，共六十一页。截止.饱和条件:截止条件: 饱和条件:第十页，共六十一页。图2.2.9 双极型三极管的开关等效电路 (a)截止状态 (b)饱和导通状态第十一页，共六十一页。图2.3.1 二极管与门2.3 最简单的与、或、非门电路第十二页，共六十一页。图2.3.2 二极管或门第十三页，共六十一页。图2.3.3 三极管非门（反相器）第十四页，共六十一页。 2.4 TTL门电路 TTL（Transistor-Transistor-Logic) 目前，我们使用的TTL门电路和中、小规模集成电路

3、以74 / 54系列为主，包括做实验时所使用的芯片，都是这一系列产品。 74 / 54 系列又根据功耗的大小，速度的快慢等分为几个子系列，如74SXX、 74LSXX、74ALSXX、74HXX和74FXX等等。 （一）、TTL门电路 我们以TTL与非门电路为例，分析一下TTL电路的特点，特别是输出级的结构，因为大多数TTL门电路的输出级都是这种结构。 第十五页，共六十一页。图2.4.1 TTL反相器的典型电路第十六页，共六十一页。非门内部电路工作原理A 为0.2v 5v 3.4V2.1v1v1v0.9v1.4v0.7v0.3v3.6v0.5v第十七页，共六十一页。2、推拉输出电路 推拉输出电

4、路： 推拉输出因T4和T5你通我止，你止我通而得名。它也叫图腾柱（Totem pole）输出，有源上拉电路（Active pull-up）。 本推拉输出电路由T4、T5、D2及R4组成，它的特点是无论输出电平是高是低，输出阻抗始终较低，负载能力强。同时，电路转换速度快。 此电路相当于反相器电路有一个阻值可变的集电极电阻RC，三极管饱和时变大，有利于加大饱和程度，降低输出电压；三极管截止时变小，有利于三极管退出饱和，降低高电平输出阻抗。第十八页，共六十一页。二、TTL非门的主要外部特性 1、电压传输特性 V0 随 Vi 变化的规律 ab段：截止区 Vi1.3v以后 V0加速下降。 de段：饱和区

5、 VI增大。第十九页，共六十一页。2.4.4 其它TTL门图2.4.20 TTL与非门电路第二十页，共六十一页。图2.4.22 TTL或非门电路第二十一页，共六十一页。图2.4.23 TTL与或非门第二十二页，共六十一页。图2.4.24 TTL异或门第二十三页，共六十一页。图2.4.25 推拉式输出级并联的情况二、OC门第二十四页，共六十一页。图2.4.26 集电极开路与非门的电路和图形符号第二十五页，共六十一页。图2.4.27 OC门输出并联的接法及逻辑图OC门电路可以实现线与，高电压、大电流的驱动能力很强，但失去了推拉功耗低、输出速度快的优点。第二十六页，共六十一页。图2.4.31 三态输

6、出门的电路图和图形符号 （a）控制端高电平有效 （b）控制端低电平有效三、三态门Enable:控制端，又称使能端第二十七页，共六十一页。三态输出门 三态：电路输出端可以处于三种状态：高电平、低电平和悬空态。 推拉输出的特点是T4、T5轮流导通，如果我们使T4、T5全都截止，则输出端处于悬空态，也称高阻态。第二十八页，共六十一页。图2.4.32 用三态输出门接成总线结构第二十九页，共六十一页。图2.4.33 用三态输出门实现数据的双向传输第三十页，共六十一页。第三十一页，共六十一页。2.6 CMOS 门电路 2.6.1、CMOS反相器工作原理 CMOS 电路的结构特点是： 一个N沟道管和一个P沟

7、道管配 对使用，即N、P互补（Comp- lementary）。 P管作负载管，N管作输入管， 两管栅极接在一起。 注意：P沟的开启电压是负值 栅极电压要低于源极。 两管导通时的电阻较小为RON 两管截止时的电阻很大为ROFF 第三十二页，共六十一页。N沟道增强型和P沟道增强型第三十三页，共六十一页。 (1) 当输入电压VI为低电平时，VI=0 T1管导通，T2管截止，输出电压V0为： VDD (2) 当输入电压VI为高电平时，VI=VDD T1管截止，T2管导通，输出电压V0为：0v 与 TTL 反相器相比，输出高电平更高(= VDD)， 稳态时，且总有一个管子是截止的，工作电流极小，功耗极

8、低。第三十四页，共六十一页。图2.6.2 CMOS反相器的电压传输特性第三十五页，共六十一页。图2.6.3 CMOS反相器的电流传输特性第三十六页，共六十一页。图2.6.4 不同VDD下CMOS反相器的噪声容限第三十七页，共六十一页。图2.6.5 CMOS反相器输入端噪声容限与VDD的关系第三十八页，共六十一页。图2.6.6 CMOS反相器的输入保护电路 （a）CC4000系列的输入保护电路 （b）74HC系列的输入保护电路第三十九页，共六十一页。图2.6.7 CMOS反相器的输入特性 （a）图2.6.6 (a)电路的输入特性 （b）图2.6.6 (b)电路的输入特性第四十页，共六十一页。图2

9、.6.8 vO= VOL时CMOS反相器的工作状态第四十一页，共六十一页。图2.6.9 CMOS反相器的低电平输出特性第四十二页，共六十一页。图2.6.10 vO= VOH时CMOS反相器的工作状态第四十三页，共六十一页。图2.6.11 CMOS反相器的高电平输出特性第四十四页，共六十一页。图2.6.12 CMOS反相器传输延迟时间的定义第四十五页，共六十一页。图2.6.13 VDD 和CL对传输延迟时间的影响第四十六页，共六十一页。图2.6.14 CMOS反相器的交流噪声容限第四十七页，共六十一页。图2.6.15 CMOS反相器的瞬时导通电流第四十八页，共六十一页。图2.6.16 CMOS反相器对负载电容的充、放电电流第四十九页，共六十一页。图2.6.17 CMOS反相器的静态漏电流 （a） vI= 0 （b） vI=VDD第五十页，共六十一页。图2.6.18 CMOS与非门第五十一页，共六十一页。图2.6.19 CMOS或非门第五十二页，共六十一页。图2.6.20 带缓冲级的CMOS与非门电路第五十三页，共六十一页。图2.6.21 带缓冲级的CMOS或非门电路第五十四页，共六十一页。图2.6.22 漏极开路输出的与非门CC40107第五十五页，共六十一页。图2.6.23 CMOS传输门的电路结构和逻辑符号第五十六页，共六十一页。图2.6.24 CMOS传输门中两个MOS管