数电辅导班ch3组合逻辑电路

1、第3一、集成电路的主要电气指TTL“与非”门输入电压VI与输出电压VO之间的关系曲线，=VH第3一、集成电路的主要电气指TTL“与非”门输入电压VI与输出电压VO之间的关系曲线，=VH VH输入极限值： VIH=2.0V，开门电平VIL=0.8V, 关门电平TTL标称值：V =3.6V，V HLCMOS标称值：VH=VDD，VL=0V （一般CMOS标称值：VH=VDD，VL=0V （一般输入极限值： VIH=3.5V，开门电平VIL=1.5V, 关门电平VNH=V0H-容VNL=VIL-容VNH=V0H-容VNL=VIL-容低电灌电IOL TTL典型值IIH=20低电灌电IOL TTL典型值

2、IIH=20A 定义= N0扇出系平均传输延迟时间tpdH tpdLt2平均传输延迟时间tpdH tpdLt2TTL不同门电路的延迟及功TTL不同门电路的延迟及功例1: 某数字集成电路具有如下电气特性0.8V，例1: 某数字集成电路具有如下电气特性0.8V，VIH1.8V，IOL=10mA，IOH=800A，IIL=1.2mA，IIH=100A，该电路的扇出系数8 ，噪声容限VNH= 及VNL= 0.4V 例2: 在数字系统设计中，对于数字集的选择除了考虑其逻辑功外，还需要考虑其电气指标，数字集成电路的主要电气指标有哪些？在计某个数字系统时需要用到一个4位双向移位寄存器，现知74194和541

3、94是4位双向移位寄存器，且逻辑功能完全一样，试问它们之间区别在哪里如何做出选择答：（1）集成电路的主要电气指标有：输入/输出电压、噪声容限、入/输出电流（扇出系数）、平均传输延迟时间、功耗等（2）74194是属于74系列数字集成电路，54194则属于54系列，两区别于分别适用于不同的工作环境。前者一般用于温度变化不大的场合，如用产品；后者适用于温度变化较大，环境恶劣的场合，如军事产品，但者价格昂贵二、逻辑电路的输出结（即集成电的输出电路构，有三种类型二、逻辑电路的输出结（即集成电的输出电路构，有三种类型等效模开路输出结构（Open逻辑符等效模集电极开路与非开路输出结构（Open逻辑符等效模集

4、电极开路与非逻辑OC门输出的并联接逻辑OC门输出的并联接eOutput，TS门真值功能逻辑符eOutput，TS门真值功能逻辑符三、常用组合逻辑模1. 4位并行加法三、常用组合逻辑模1. 4位并行加法逻辑符框加法器的级加法器的级加法器的应例1位余3码到1位8421BCD加法器的应例1位余3码到1位8421BCD数值比较逻辑符输入A（a3a2a1a0）B(b3b2b1b数值比较逻辑符输入A（a3a2a1a0）B(b3b2b1b0)：输出（AB）A（a3a2a1a0）BA（a3a2a1a0）=B（AB）=由级联输入决44数值比较器的级数值比较器的级数值比较器的应例试设计一位8421BCD码加法器（

5、1）给出一位8421BCD码加法的运算规则（2）画出其运算的逻辑电路框图（3）选择适当的器件用最便捷的设计方式实现该运算电路解（1）8421BCD码的则：当计算的结果产生进位或产码（即和大于9）时，要进行加6修正，同时也产生的进位信号（2）1位8421BCD数值比较器的应例试设计一位8421BCD码加法器（1）给出一位8421BCD码加法的运算规则（2）画出其运算的逻辑电路框图（3）选择适当的器件用最便捷的设计方式实现该运算电路解（1）8421BCD码的则：当计算的结果产生进位或产码（即和大于9）时，要进行加6修正，同时也产生的进位信号（2）1位8421BCD码加法运算的逻辑框图（3）最便捷的

6、设计方式是选用两个4加法计数器和4位比较器加以实现二进加法修正信产生电C4A 000331Q3例5: 现有两个4位无符号二进制数A和B，试设计一个大数减小数电路，当B时，输出A-B，当AB时，输出B-A，画出逻辑电路图，并用简文字说明设计思路（电路工作原理）逻辑电路图 0P 03A3P00 30103Q 03例5: 现有两个4位无符号二进制数A和B，试设计一个大数减小数电路，当B时，输出A-B，当AB时，输出B-A，画出逻辑电路图，并用简文字说明设计思路（电路工作原理）逻辑电路图 0P 03A3P00 30103Q 03Q13文字说明A、B两数先进行数值比较，如A大于B，则比较器PQ端输出为1

7、，这时到后面A组数据异或门一端为0，所以加到4位并行加法器A组数据应为原码而加到后面B组数据异或门一端因为为1，则加到4位并行加法器B组数据为反码，再加上4位并行加法器进位信号CI=1，就相当于A加上B的补码，实了AB功能；如果A小于等于B，则PQ端输出为0，这时加到后面B组数异或门一端为0，所以加到4位并行加法器B组数据为其原码，而加到后面A数据异或门一端由于为1，则加到4位并行加法器A组数据就为其反码，再加4位并行加法器进位信号CI=1，就相当于B加上A的补码，实现了BA功能译：把二进制代码（如BCD码）“翻译”0101译当当n-m-(m2n译：把二进制代码（如BCD码）“翻译”0101译

8、当当n-m-(m2n3线8线Yi 3线8线Yi 译的应用（用变量实现任意组合逻辑电路例用3线-8线74138和与非门实现下列多输出函1,C=C+CF F 12F 3&CBA&100&34&57译的应用（用变量实现任意组合逻辑电路例用3线-8线74138和与非门实现下列多输出函1,C=C+CF F 12F 3&CBA&100&34&57例7: 试用3-8线实现一个自然数e=2.7182818（8位）的并行信号发生器框图如图1所示，设输入是从000开始依次递增的3位二进制数，其相应输出依次为2、7、1、等数的8421BCD码解逻辑表达式Y8=m3+m5+m7 m3m5m7Y4=m1 =例7: 试用

9、3-8线实现一个自然数e=2.7182818（8位）的并行信号发生器框图如图1所示，设输入是从000开始依次递增的3位二进制数，其相应输出依次为2、7、1、等数的8421BCD码解逻辑表达式Y8=m3+m5+m7 m3m5m7Y4=m1 =4. 数据选择8选1数据选择双4. 数据选择8选1数据选择双4选1数据选择功能表8选1数据选择7YmiST 功能表8选1数据选择7YmiST MUX 实现组合函若令同时有 A2=xMUX 实现组合函若令同时有 A2=x2，A1=x1，A0=x0 7Y(A2,A1,A0)miF(x2,x1,x0)m(0,1,3,m0 1m1 1m2 0m3 1m4 0m5 0

10、m6 1m7 a0a2a3a4a5a6a77mi ai MUX 实现组合函例8：电路的输出F与输入A、B、C的关，试用一片8选1 数据择器74151实现之（不允许添加任何其它器件）逻辑列出真值解FMUX 实现组合函例8：电路的输出F与输入A、B、C的关，试用一片8选1 数据择器74151实现之（不允许添加任何其它器件）逻辑列出真值解F11001010例9： 试用中规模组合逻辑器74153（推拉式输出的双4选1数据择器）和74138（3线8线）及少量门电路设计一个数据传输路，其功能是将从输入端I0I7中输择信个输出端中任意一端输出，其示图。解例9： 试用中规模组合逻辑器74153（推拉式输出的双

11、4选1数据择器）和74138（3线8线）及少量门电路设计一个数据传输路，其功能是将从输入端I0I7中输择信个输出端中任意一端输出，其示图。解的8个数据有选择性地传送到Z0 Z7 通道选择信通道G例10： 由和数据选择的组合电B如图(a)所示0BG输17（1）分析其工作原理，简述其逻辑功能入20123（2）当输入A、B两组信号如图(b)所A 12301234567YY组D1时，画出输出端Y的波形入W4&5167解：（1）这是一个两个三位数组输一致性检测电路，其工作原理是当A组输入一组数据，A2A1A0=000，输出端只D0=0，这时如B组也输入数B2B1B0=000，则输出Y=0，意味着两组信号

12、相同；反之，Y=1就意味AB两组信号不一致例10： 由和数据选择的组合电B如图(a)所示0BG输17（1）分析其工作原理，简述其逻辑功能入20123（2）当输入A、B两组信号如图(b)所A 12301234567YY组D1时，画出输出端Y的波形入W4&5167解：（1）这是一个两个三位数组输一致性检测电路，其工作原理是当A组输入一组数据，A2A1A0=000，输出端只D0=0，这时如B组也输入数B2B1B0=000，则输出Y=0，意味着两组信号相同；反之，Y=1就意味AB两组信号不一致四、险象与竞例X四、险象与竞例X险象：又称 ，毛刺。是由于电路元件自身（设逻辑险象的类当A=B=0F（设逻辑险

13、象的类当A=B=0F2 CC当D1=D0=1 当A从1变到0，由于A要延迟个非门时间才从0变化到1。故F1有间的0出现，称为0型险象X逻辑险象的判F(AD)(BC)(A例逻辑险象的判F(AD)(BC)(A例FBCABBCF(AD)(BC)(AB)(BD)(A上式，当A=1，C=1时上式，当A=0，C=0时功能险例如若A先于C变功能险例如若A先于C变若C先于A变功能险例13：D0先变，A后A先变，D0后由多个输入信号变化的先后引起的险象称之为功能险象X功能险例13：D0先变，A后A先变，D0后由多个输入信号变化的先后引起的险象称之为功能险象X功能险象的判功能险象的判功能险象的消功能险象的消例1已知函数F(A,B,C,D)=m（2，69，1215），试判