计算机组成原理选择题

1、选择题 1. 第二代计算机中使用的主要器件是【C 】。 A、 电子管; B、 中小规模集成电路; C、 晶体管; D、 中大规模集成电路; 2. 某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数是【C 】。 A、 -(264-1); B、 +(264-1) ; C、 +(263-1); D、 -(263-1) ; 3. 存储单元是指【C 】 A、 存放1个二进制信息位的存储基元; B、 存放2个字节的所有存储基元集合; C、 存放1个字节的所有存储基元集合; D、 存放1个机器字的所有存储基元集合; 4. 操作数寻址方式中的寄存器间接寻址方式，是指操作数在【B 】中。

2、 A、 寄存器(地址); B、 内存; C、 硬盘; D、 外存; 5. 指令周期是指【C 】。 A、 CPU从主存取出一条指令加上执行一条指令的时间; B、 CPU从主存取出一条指令的时间 ; C、 CPU执行一条指令的时间; D、 时钟周期时间; 6. 冯诺依曼机工作的基本方式的特点是【C 】。 A、 存贮器按内容选择地址; B、 多指令流单数据流; C、 按地址访问并顺序执行指令; D、 堆栈操作; 7. 在机器数【B 】中，零的表示形式是唯一的。 A、 反码; B、 移码; C、 补码; D、 原码; 8. 为了便于实现多级中断，保存现场信息最有效的办法是采用【C 】。 A、 存储器;

3、 B、 通用寄存器; C、 堆栈; D、 外存; 9. 运算器的核心功能部件是【B 】。 A、 通用寄存器; B、 ALU; C、 状态条件寄存器; D、 数据总线; 10. 微程序控制器中，机器指令与微指令的关系是【A 】。 A、 每一条机器指令由一段用微指令编成的微程序来解释执行; B、 一条微指令由若干条机器指令组成; C、 一段机器指令组成的程序可由一条微指令来执行; D、 每一条机器指令由一条微指令来执行; 11. 双端口存储器所以能进行高速读/写操作，是因为采用【A 】。 A、 两套相互独立的读写电路; B、 流水技术; C、 高速芯片; D、 新型器件; 12. 从器件角度看，计

4、算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于【A 】计算机。 A、 冯诺依曼; B、 串行; C、 智能; D、 并行; 13. 以下有关运算器的描述，【B 】是正确的。 A、 只做加法运算; B、 算术运算与逻辑运算; C、 只做算术运算; D、 只做逻辑运算; 14. 单级中断系统中，CPU一旦响应中断，立即关闭【A 】标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。 A、 中断屏蔽; B、 中断请求; C、 中断允许; D、 DMA请求; 15. CPU中跟踪指令后继地址的寄存器是【B 】。 A、 程序计数器; B、 指令寄存器; C、 通用寄存器;

5、 D、 地址寄存器; 16 CPU主要由哪两个部分组成【A 】。ALU CACHE CU IC A、 ; B、 ; C、 ; D、 ; 17. 十进制数-128的8位补码表示是【A 】。 A、 11000000B; B、 10000001B; C、 11111111B; D、 10000000B; 18. 在下面描述的汇编语言基本概念中，不正确的表述是【D 】。 A、 汇编语言对机器的依赖性高; B、 用汇编语言编写程序的难度比高级语言大; C、 对程序员的训练要求来说，需要硬件知识; D、 汇编语言编写的程序执行速度比高级语言慢; 19. 寄存器间接寻址方式中，操作数在【D 】。 A、 堆栈

6、; B、 通用寄存器; C、 程序计数器; D、 主存单元; 20. 下列关于SRAM和DRAM的描述中，正确的是【D 】。 A、 SRAM中的数据在掉电后不会丢失，而DRAM则会; B、 SRAM需要动态刷新; C、 单位容量DRAM的价格更高; D、 SRAM比DRAM的速度更快; 21. 下列关于存取时间和存储周期的描述中，正确的是【 】。 A、 存储周期略长于存取时间; B、 以上说法均不正确; C、 存储周期指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间; D、 存取时间指连续启动两次读操作所需间隔的最小时间; 22. 以下关于常用的指令寻址方式，正确的是【A

7、】。 A、 跳跃寻址方式; B、 立即数寻址方式; C、 相对寻址方式; D、 寄存器寻址方式; 23. 发生中断请求的时间条件是【C 】。 A、 一次DMA操作结束; B、 一次I/O操作结束; C、 一条指令执行结束; D、 机器内部发生故障; 24. 保存当前正在执行指令地址的寄存器是【C 】。 A、 地址寄存器（AR）; B、 指令寄存器（IR）; C、 数据寄存器（DR）; D、 程序计数器（PC）; 25. 同步控制是【B 】。 A、 只适用于外围设备控制的方式; B、 由统一时序信号控制的方式; C、 只适用于CPU控制的方式; D、 所有指令执行时间都相同的方式; 26. 系统

8、总线中地址线的功能是【B 】。 A、 选择外存地址; B、 指定主存和I/O设备接口电路的地址; C、 选择进行信息传输的设备; D、 选择主存单元地址; 27. 采用串行接口进行7位ASCII码传送，带有一位奇校验位，1位起始位和1位停止位，当波特率位9600波特时，字符传送速率为【D 】 A、 960; B、 873; C、 480; D、 1371; 28. 偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址，下列寻址方式中，不属于偏移寻址方式的是【D 】 A、 变址寻址; B、 基址寻址; C、 相对寻址; D、 间接寻址; 29. 中断向量地址是【D 】 A、 例行程序入口

9、地址; B、 子程序入口地址; C、 中断服务程序入口地址; D、 中断服务程序入口地址指示器; 30. 计算机的外围设备是指【D 】。 A、 输入/输出设备; B、 外存储器; C、 输入输出设备及外存储器; D、 除了CPU和内存以外的其他设备; 31. CPU响应中断的时间是【A 】。 A、 中断源提出请求; B、 取指周期结束; C、 间址周期结束; D、 执行周期结束; 32. 下列说法中【 D】是正确的。 A、 加法指令的执行周期一定不访存; B、 指令的地址码给出存储器地址的加法指令，在执行周期不一定访存; C、 加法指令的执行周期一定要访存; D、 指令的地址码给出存储器地址的

10、加法指令，在执行周期一定访存; 33. 基址寻址方式中，操作数的有效地址是【C 】。 A、 寄存器内容加上形式地址; B、 程序计数器内容加上形式地址; C、 基址寄存器内容加上形式地址（位移量）; D、 变址寄存器内容加上形式地址; 34. DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作【B 】。 A、 DMA; B、 停止CPU访问主存 ; C、 周期挪用; D、 DMA与CPU交替访问; 35. 下列描述中【D 】是正确的。 A、 以上说法均不对; B、 控制器能理解、解释并执行所有的指令及存储结果; C、 所有的数据运算都在CPU的

11、控制器中完成 ; D、 一台计算机包括输入、输出、控制、存储及算逻运算五个单元; 36. 以下【A 】是错误的。 A、 中断向量就是中断服务程序的入口地址; B、 软件查询法和硬件法都能找到中断服务程序的入口地址; C、 中断向量法可以提高识别中断源的速度; D、 中断服务程序可以是操作系统模块; 37. 浮点数的表示范围和精度取决于【B 】。 A、 阶码的机器数形式和尾数的机器数形式; B、 阶码的位数和尾数的位数; C、 阶码的机器数形式和尾数的位数; D、 阶码的位数和尾数的机器数形式; 38. 程序控制类指令的功能是【D 】。 A、 一定是自动加+1; B、 进行CPU和设备之间的数据

12、传送; C、 进行主存和CPU之间的数据传送; D、 改变程序执行的顺序; 39. 对有关数据加以分类、统计、分析，这属于计算机在【B 】方面的应用。 A、 数值计算; B、 数据处理; C、 辅助设计; D、 实时控制; 40. 以下关于中断的叙述中，【A 】是正确的。 A、 中断方式一般用于处理随机出现的服务请求; B、 外部设备一旦发出中断请求，CPU应立即响应; C、 外部设备一旦发出中断请求，便立即得到CPU的响应; D、 程序查询用于键盘中断; 41. 在独立请求方式下，若有N个设备，则【A 】。 A、 有一个总线请求信号和N个总线响应信号; B、 有N个总线请求信号和一个总线响应

13、信号; C、 有N个总线请求信号和N个总线响应信号; D、 有一个总线请求信号和一个总线响应信号; 42. 主存和CPU之间增加高速缓冲存储器的目的是【B 】 A、 扩大主存容量; B、 解决CPU和主存之间的速度匹配问题; C、 既扩大主存容量，又提高了存取速度; D、 扩大辅存容量; 43. 在浮点机中，判断原码规格化形式的原则是【D 】 A、 尾数的第一数位为1，数符任意; B、 阶符与数符不同; C、 尾数的符号位与第一数位不同; D、 尾数的符号位与第一数位相同; 44. 超标量技术是【C 】 A、 缩短原来流水线的处理器周期; B、 把流水线的处理数据量提升到超过原来设计的标准;

14、C、 在每个时钟周期内同时并发多条指令; D、 把多条能并行操作的指令组合成一条具有多个操作码字段的指令; Cache的地址映射中【A 】比较多的采用“按内容寻址”的相联存储器来实现。 A、 全相联映象; B、 以上都有; C、 组相联映象; D、 直接映象; 46. 第一代计算机中使用的主要器件是【B 】。 A、 中大规模集成电路; B、 电子管; C、 中小规模集成电路; D、 晶体管; 47. 下列用来表示计算机的性能指标不正确的是【C 】。 A、 处理机字长; B、 总线宽度; C、 反码; D、 MIPS; 48. 在定点二进制运算器中，减法运算一般通过【D 】来实现。 A、 补码运

15、算的二进制减法器; B、 原码运算的二进制减法器; C、 原码运算的十进制加法器; D、 补码运算的二进制加法器; 49. 下列关于定点数和浮点数运算结果溢出的说法正确的是【C 】。 A、 浮点数阶码上溢指超过当前浮点数所能表示的最大数; B、 浮点数阶码下溢一般指运算结果为0; C、 定点数下溢指运算结果为0; D、 定点数上溢指超过它所能表示的最大数; 50. 存储器中表示存储的最小单位是【C 】。 A、 存储器; B、 以上说法均不对; C、 存储位元; D、 存储单元; 51. 存储器的随机访问方式是指【A 】。 A、 可按地址访问存储器任一编址单元，其访问时间相同且与地址无关; B、

16、 按随机文件访问存储器; C、 可随意访问存储器; D、 可对存储器进行读出与写入; 52. 下列关于并行存储器的说法，不正确的是【C 】。 A、 双端口存储器是指同一个存储器具有两组相互独立的读写控制电路。; B、 多模块交叉存储器中地址在模块中按交叉方式安排; C、 双端口和多模块交叉存储器均采用空间并行技术。; D、 主存储器是线性编址的; 53. 关于Cache(高速缓冲存储器)的说法中，错误的是【C 】。 A、 在体系结构上，Cache存储器位于主存与CPU之间; B、 使用Cache存储器并不能扩大主存的容量; C、 Cache的命中率只与其容量相关; D、 Cache存储器存储的

17、内容是主存部分内容的拷贝; 54. 操作数地址，为某一寄存器内容和位移量之和，可以是【B 】寻址方式。 A、 基址寻址方式; B、 以上三种方式; C、 变址寻址方式; D、 相对寻址方式 ; 55. 某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的流水线操作周期应设计为【C 】。 A、 80ns; B、 70ns; C、 90ns; D、 60ns; 56. CPU对整个计算机系统的运行是极其重要的，它具有下列选项列出的哪些基本功能【B 】。指令控制时间控制数据加工 操作控制 A、 ; B、

18、; C、 ; D、 ; 57. 假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是【D 】。 A、 10MB/s; B、 80MB/S; C、 40MB/S; D、 20MB/S; 58. 假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存10000次，其中访问Cache缺失（未命中）500次，则Cache的命中率是【A 】。 A、 95%; B、 9.5%; C、 50%; D、 5%; 59. 同步通信之所以比异步通信具有较高的传输频率，是因为同步通信【D 】。 A、 不需要应答信号; B、 各部件存取时间

19、比较接近; C、 总线长度较短; D、 用一个公共时钟信号进行同步; 60. 计算机的外围设备是指【A 】。 A、 除了CPU和内存以外的其他设备; B、 输入/输出设备及外存储器; C、 外存储器; D、 输入/输出设备; 61、冯诺依曼机工作的基本方式的特点是【 B 】。A 多指令流单数据流 B 按地址访问并顺序执行指令C 堆栈操作 D 存贮器按内容选择地址62、在机器数【 B 】中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码63、在定点二进制运算器中，减法运算一般通过【 D 】来实现。A 原码运算的二进制减法器 B 补码运算的二进制减法器C 原码运算的十进制加法器 D

20、补码运算的二进制加法器64、冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是【 C 】。 A 指令操作码的译码结果 B 指令和数据的寻址方式 C 指令周期的不同阶段 D 指令和数据所在的存储单元 65、一个C语言程序在一台32位机器上运行。程序中定义了三个变量xyz，其中x和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y、z的值分别是【 D 】。 A X=0000007FH，y=FFF9H，z=00000076H B X=0000007FH，y=FFF9H，z=FFFF0076H C X=0000007FH，y=FFF7

21、H，z=FFFF0076H D X=0000007FH，y=FFF7H，z=00000076H66、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是【 D 】。 A 1、15 B 2、15 C 1、30 D 2、30 67、某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转

22、移指令成功转以后的目标地址是【 C 】。 A 2006H B 2007H C 2008H D 2009H 68、下列关于RISC的叙述中，错误的是【 A 】。A RISC普遍采用微程序控制器 B RISC大多数指令在一个时钟周期内完成 C RISC的内部通用寄存器数量相对CISC多 D RISC的指令数、寻址方式和指令格式种类相对CISC少 69、主存贮器和CPU之间增加cache的目的是【 A 】。A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大CPU中通用寄存器的数量 D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量70、某计算机的指令流水线由四个功能段组成，指令流

23、经各功能段的时间（忽略各功能段之间的 缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是【 A 】。 A 90ns B 80ns C 70ns D 60ns71、相对于微程序控制器，硬布线控制器的特点是【 A 】。 A 指令执行速度慢，指令功能的修改和扩展容易 B 指令执行速度慢，指令功能的修改和扩展难 C 指令执行速度快，指令功能的修改和扩展容易 D 指令执行速度快，指令功能的修改和扩展难 72、假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是【 B 】。A 10MB/s B 20MB

24、/S C 40MB/S D 80MB/S73、假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是【 D 】。 A 5% B 9.5% C 50% D 95%74、下列选项中，能引起外部中断的事件是【 A 】。 A 键盘输入 B 除数为0 C 浮点运算下溢 D 访存缺页75、下列有关RAM和ROM的叙述中，正确的是【 A 】。 I、 RAM是易失性存储器，ROM是非易失性存储器 II、 RAM和ROM都是采用随机存取的方式进行信息访问 III、RAM和ROM都可用作Cache IV、RAM和ROM都需要进行

25、刷新 A 仅I和II B 仅II和III C 仅I,II，III D 仅II，III，IV76、下列数中最小的数是【 C 】。 A （101001）2 B （52）8 C （101001）BCD D （233）16A.（101001)2=(41)十进制 B.（52）8=(42) 十进制 C.（101001）bcd =(29)十进制 D.（233）16=563（十进制）77、某DRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线的数目是【 D 】。 A 8，512 B 512，8 C 18，8 D 19，878、在下面描述的汇编语言基本概念中，不正确的表述是【 D 】。A 对程序员的训

26、练要求来说，需要硬件知识B 汇编语言对机器的依赖性高C 用汇编语言编写程序的难度比高级语言大D 汇编语言编写的程序执行速度比高级语言慢79、寄存器间接寻址方式中，操作数在【 B 】。A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈80、机器指令与微指令之间的关系是【 A 】。A 用若干条微指令实现一条机器指令B 用若干条机器指令实现一条微指令C 用一条微指令实现一条机器指令D 用一条机器指令实现一条微指令81、存储单元是指【 C 】。A 存放1个二进制信息位的存储元B 存放1个机器字的所有存储元集合C 存放1个字节的所有存储元集合D 存放2个字节的所有存储元集合82、指令周期是指【 B

27、】。A CPU从主存取出一条指令的时间B CPU执行一条指令的时间C CPU从主存取出一条指令加上执行一条指令的时间D 时钟周期时间83、发生中断请求的时间条件是【A 】。A 一条指令执行结束 B 一次I/O操作结束C 机器内部发生故障 D 一次DMA操作结束84、为了便于实现多级中断，保存现场信息最有效的办法是采用【 B 】。A 通用寄存器 B 堆栈 C 存储器 D 外存85、同步控制是【 C 】。A 只适用于CPU控制的方式 B 只适用于外围设备控制的方式C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式86、CPU中跟踪指令后继地址的寄存器是【 C 】。A 地址寄存器 B 程

28、序计数器C 指令寄存器 D 通用寄存器87、下列不会引起指令流水阻塞的是【A 】 A：数据旁路 B：数据相关 C：条件转移 D：资源冲突88、偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址下列寻址方式中，不属于偏移寻址方式的是【 A 】A.间接寻址 B.基址寻址 C.相对寻址 D.变址寻址89、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是【 C 】 A0 B. 2 C. 4 D. 6 90、计算机的外围设备是指【 D 】。 A 输入/输出设备 B 外存储器 C 输入

29、输出设备及外存储器 D 除了CPU和内存以外的其他设备填空题 1. 计算机软件包括系统程序 和应用程序两大类。 2. 在计算机术语中，将 CPU和 内存储器存储器合在一起称为主机。 3. 广泛使用的 SRAM和 DRAM都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。 4. RISC的中文名称是精简指令系统计算机 ，复杂指令系统计算机的英文缩写是CISC 。 5. 数的真值变成机器码时有四种表示方法，即原码表示法， 反码表示法， 补码表示法，以及移码表示法。 6. 计算机中常用的机器码有原码 、补码 、反码和移码。 7. 指令由两个部分组成，分别是操作码 和地址码 。 8.

30、主存和cache的地址映射方式主要有全相联映射方式 、直接映射方式 以及组相联映射方式。 9. 计算机流水线中的三种相关冲突是资源相关 、数据相关 和控制相关。 10. 我们将基本指令系统相同、基本体系结构相同的一系列计算机成为系列计算机 。11. 计算机中常用的机器码有原码 、补码 、反码和移码。 12. 指令由两个部分组成，分别是地址码 和操作码 。 13. 主存和cache的地址映射方式主要有全相联映射 、直接映射 以及组相联映射方式。 14. 计算机流水线中的三种相关冲突是资源相关 、数据相关 和控制相关。 15. 我们将基本指令系统相同、基本体系结构相同的一系列计算机成为系列计算机

31、。16. 在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问 、周期挪用 和DMA与CPU交替访问 。17. 设 n = 8 （不包括符号位），则原码一位乘需做8 次移位和最多8次加法，补码Booth算法需做8次移位和最多9 次加法。 18. 在写操作时，对Cache与主存单元同时修改的方法称作直达法 ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作写回法 。 19. I/O与主机交换信息的方式中，程序查询方式 和中断方式 都需通过程序实现数据传送，其中程序查询方式 体现CPU与设备是串行工作的。 20. 计算机系统由硬件系统 和软件软件 两大

32、部分组成。 21. 一个定点数由符号和数值域两部分组成。根据小数点位置不同，定点数有_纯小数_和纯整数之分。 22. “爸”的拼音为ba，其内码为两个字节，“中”的拼音为zhong，则其内码为两个字节 。 23. RAM的中文名称随机读写存储器 ；ROM的中文名称是只读存储器 。 24. 存储器的扩展方式主要有位扩展、字扩展 和字位扩展 。 25. 保存当前正在执行的指令的寄存器是指令寄存器 。 26. 计算机中一条指令的执行主要分为三步：取指令 、分析指令和执行指令。 27、计算机软件系统由 系统 软件和 应用 软件两大部分组成。28、一个定点数由_符号位_和数值域两部分组成。根据小数点位置

33、不同，定点数有_纯小数_和纯整数之分。29、对存储器的要求是 容量大 ， 速度快 ，价格低。为了解决这三方面的矛盾，计算机采用多级存储体系结构。30、并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。提高并行性的技术途径概括起来，主要有三种形式 时间重叠 ； 资源重复 ；以及资源共享。31、CPU周期也称为 机器周期；一个CPU周期包含若干个 T周期 。任何一条指令的指令周期至少需要2个CPU周期。32、流水线中存在一些相关(冲突)的情况，它使得下一条指令无法在设计的时钟周期内执行。这些相关将降低流水线性能，主要有三种类型的相关（冲突）： 资源相关 、 数据相关 以及

34、控制相关（控制冲突）。33、计算机中一条指令的执行主要分为三步： 取指令 、 分析指令 和执行指令。34、为了将容量较小和数据线较少的存储芯片组合成规格更大的存储器，就必须进行扩展。存储器扩展的方式主要有位扩展、 字扩展 、以及 字位扩展 。35、总线的集中式仲裁方式主要有 链式查询方式 、 计算器定时查询方式 以及独立请求方式。36、CPU与外设之间信息交换的控制方式主要有程序查询方式、 程序中断方式 、 DMA方式 、通道方式以及外围处理机方式。37、一个完整的计算机系统包括 硬件 系统、 软件 系统。38、计算机中常用的机器码有 原码 、 补码 、反码和移码。39、存储器按照信息的存取方

35、式可以分为 随机存取器 、 顺序存取器 以及半顺序存取器。40、主存和cache的地址映射方式主要有 全相联映射 、 直接映射 以及组相联映射方式。41、计算机中指令的寻址方式有 顺序寻址 和 跳跃寻址 。42、我们将基本指令系统相同、基本体系结构相同的一系列计算机成为 系列计算机 。43、RISC和CISC的中文名称分别为 精简指令系统计算机 和 复杂指令系统计算机 。44、计算机系统中，下列部件都能够存储信息：主存CPU内的通用寄存器cache磁带磁盘。按照CPU存取速度排列，由快到慢依次为_23154_，其中，内存包括_13_。45、移码表示法主要用来表示 浮点 数的阶码，以便与比较两个

36、指数的大小，以及进行对阶操作。46、按照指令流和数据流的数量，可以将计算机系统分为 单指令流单数据流计算机系统 、 单指令流多数据流计算机系统 、多指令流单数据流计算机系统和多指令流多数据流计算机系统。简答题 1. 计算机系统软件主要有哪四种？ （1）各种服务性程序（2）语言程序（3）操作系统（4）数据库管理系统2. 简要说明浮点数加减法运算的步骤。（1）0操作数检查（2）比较阶码大小并完成对阶（3）尾数进行加或减运算（4）结果规格化并进行舍入处理（5）结果溢出判断3. 指令的寻址方式有哪两种？ （1）顺序寻址方式（2）跳跃寻址方式4. 计算机控制器按照设计原理不同，可以分为哪两种？（1）组合

37、逻辑控制器（2）微程序控制器5. 简要说明计算机硬件的几大组成部分。 控制器，运算器，存储器，适配器，输入输出设备6. 主存和CACHE的映射方式有哪些？哪种方式的检索速度最慢？ 全相联映射方式，直接映射方式和组相联映射方式；全相联映射方式最慢；7. 动态存取器为什么要进行刷新，刷新方式有哪些？ DRAM存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保证它们原来记忆的正确信息。刷新方法有：集中式和分散式刷新。8. 集中式总线仲裁方式主要有哪些？哪种方式的响应速度最快？ 链式查询方式，计数器定时查询方式，独立请求方式；独立请求方式响应最快；9. 简述冯

38、诺依曼计算机的基本思想。 （1）计算机硬件的五大部分：运算器，存储器，控制器，输入和输出；（2）存储程序，并按地址顺序执行；（2）计算机运算基础采用二进制；10. 简要说明CPU中断处理流程。 关中断，保护现场，执行中断服务程序，恢复现场，开中断11. 什么是指令周期、机器周期和时钟周期？三者有何关系? 指令周期：取出并执行一条指令的时间；机器周期：内存中读取一个指令字的最短时间；时钟周期：节拍脉冲或T周期，它是处理操作的最基本单位；指令周期通常用若干个机器周期表示，一个机器周期包含若干个时钟周期；12. DRAM的刷新方式主要有几种，分别是哪些? 集中式刷新；分散式刷新；13. 指令和数据均

39、存放在内存中，计算机如何区分它们是指令还是数据？每个字节都有一个地址，cs指定代码段，ip在代码段中指定当前要执行的指令，ds指定数据段，具体访问数据由各通用指针寄存器指定，就是要访问的数据14. 简要说明存储器的分级。 高速缓冲存储器，主存储器，外存储器；15. 简要说明寄存器寻址方式和寄存器间接寻址方式的不同。 当操作数地址在寄存器中，应该采用寄存器间接寻址；当操作数在寄存器中，应该采用寄存器寻址。16. 常用集中式总线仲裁方式有哪几种？哪种方式响应时间最快，哪种方式对电路故障最敏感。 链式查询方式，计数器定时查询方式，独立请求方式；独立请求方式响应时间最快，链式查询方式对电路故障最敏感；

40、17、冯.诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？主要设计思想：存储程序，并按地址顺序执行；组成部分：运算器，存储器，控制器，输入和输出；18、简要说明计算机中存储系统的层次结构，并指出各层之间数据交换分别主要由谁来控制。Cache-主存层，主存-辅存层；19、简要说明指令的寻址方式。顺序寻址方式，跳跃寻址方式；20、简述微指令、微程序、指令、指令系统之间的关系。若干条指令组成微指令，若干条微指令组成微程序，若干个微程序组成指令系统。21、请简述浮点数加减法运算的主要步骤。零操作数检查，对阶，尾数相加减，结果规格化，结果舍入处理，结果溢出判断22、计算机中的系统总线主要包括

41、哪三种？请简述各自的功能以及信息传输的方向。内部总线：CPU内部链接各寄存器及运算部件之间的总线；系统总线：CPU同计算机系统的其他高速功能部件相互连接的总线；I/O总线：中、低速I/O设备之间互相连接的总线；23、动态存取器为什么要进行刷新，刷新方式有哪些？DRAM的基本存储位元是基于电容器上的电荷量存储，电荷量随着温度和时间而减少，因此必须定期刷新，以保持它们原来记忆的正确信息；刷新方式：集中式刷新和分散式刷新；24、请简单说明指令格式。指令字用二进制代码表示的结构形式，由操作码字段和地址码字段组成；分析设计题 1. 某计算机的指令系统共包含15条指令，则该计算机的指令操作码部分最少要设计

42、为几位的？ 2. 用128K8的DRAM芯片构成一个1024K32的存储器，请回答以下问题：（1）共需要几块芯片，进行何种扩展？（2）存储器的地址线和数据线分别是多少根？1：1024K32 / 128K8 =32 字位扩展2:20 32采用串行接口进行7位ASCII码传送，带有1位奇校验位、1位起始位和1位停止位，当波特率为9600波特时，字符传送速率为多少？ 因为字符总共有（7+1+1+1）=10 波特率是说单位时间内传送的 HYPERLINK /s?q=%E6%AF%94%E7%89%B9%E6%95%B0&ie=utf-8&src=wenda_link t /q/_blank 比特数（

43、HYPERLINK /s?q=%E6%AF%94%E7%89%B9%E7%8E%87&ie=utf-8&src=wenda_link t /q/_blank 比特率是说单位时间内传送的有效比特数），所以这题的字符传送速率是9600/10=960b/s4. 一种二地址RS型指令的结构如下所示：其中I为间接寻址标志位，X为寻址模式字段，D为偏移量字段。通过I，X，D的组合，可构成如下表所示的寻址方式。1-6：直接寻址，相对寻址，变址寻址，寄存器间接寻址，存储器间接寻址，基址寻址5. 如下图所示的二维中断系统中。问：在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。（2）若

44、CPU现执行设备B的中断服务程序，则IM2、IM1、IM0的状态是什么？如果CPU执行设备D的中断服务程序，则IM2、IM1、IM0的状态又是什么？（1）在中断情况下，CPU的优先级最低；各设备的优先次序为(A-B-C)-(D-E-F)-(G-H-I)-CPU*括号中的为同级中断源，不可进行中断嵌套，但同时请求时会有优先权的区分；(2):由于设备B的优先权最高，则在执行设备B的中断服务时要禁止同级和低级所有中断源的请求，因此IM2IM1IM0=111；若执行设备D的中断服务，则设备A、B、C均可发生中断嵌套，因此IM2IM1IM0=011；设主存容量1MB，cache容量16KB，块的大小为5

45、12B，采用全相联映射方式。1）写出cache的地址格式。2）写出主存的地址格式。3）块表的容量多大？ 同计算题5 设某存储系统的存取周期为500ns，每个存取周期可访问16位，则该存储器的带宽是多少？ 存储带宽= 每周期的信息量 / 周期时长 = 16位/(500 10-9)秒 = 3.2 107 位/秒 = 32 106 位/秒 = 32M位/秒8. 用2M8的SRAM芯片构成一个16M8的存储器，请回答以下问题：（1）共需要几块芯片，进行如何扩展？16M8 / 2M8 =8（块）进行字扩展数据线、地址线、控制线分别怎么连接？ 数据线：各芯片的数据线均直接与CPU的8位数据总线连接；地址线

46、：各芯片的地址线均直接与CPU的最低21位地址线连接；控制线：读写信号直接连接；剩余的高3位地址线和/MREQ和译码产生各芯片的片选信号/CS；9. 假设在一般程序中浮点开平方操作FPSQR所占的比例为2%，它的CPI为100；其他浮点操作FP所占的比例为23%，它的CPI4.0；其余75%指令的CPI1.33，计算该处理机的CPI。如果FPSQR操作的CPI也为4.0，重新计算CPI。 10. 有一个字长为32位的浮点数，符号位1位；阶码8位，用移码表示；尾数23位，用补码表示；基数为2，请写出：最大数的二进制表示 最小数的二进制表示11. 假设CPU字长为16位，指令格式结构如下所示，试分

47、析指令格式及寻址方式特点。 单字长二地址指令； 操作码OP可指定 =16条指令； 有8个通用寄存器，支持8种寻址方式； 可以是RR型指令、SS型指令、RS型指令、12. 某机有5个中断源L0L4，按中断响应优先级从高到低为L0L1L2L3L4，现要求将中断处理次序改为L1L3L4L0L2，请写出各中断源（L0L4）的屏蔽字。 中断源屏蔽字（ L0L1L2L3L4 ）L0 10100L1 11111L2 00100L3 10111L4 1010113、设x补=a0.a1a2a6，其中ai取0或1，若要x-0.5，求a0，a1，a2，a6的取值。14、用32K8位的EPROM芯片组成128K16位

48、的只读存储器，试问：（1）数据寄存器多少位？ 16/8=2（2）地址寄存器多少位？ 128/32=4（3）共需多少个EPROM芯片？ 24=815、磁盘组有6片磁盘，每片有两个记录面，最上最下两个面不用。存储区域内径22cm，外径33cm，道密度为40道/cm，内层位密度400位/cm。（圆周率取3.14）问：（1）共有多少柱面？（2）盘组总存储容量是多少？同计算题816、一种二地址RS型指令的结构如下所示： 6位 4位 1位 2位 16位OP通用寄存器IX偏移量D其中I为间接寻址标志位，X为寻址模式字段，D为偏移量字段。通过I，X，D的组合，可构成如下表所示的寻址方式。寻址方式IX有效地址E

49、算法说明（1）000E=D（2）001E=（PC）DPC为程序计数器（3）010E=（R2）DR2为变址寄存器（4）111E=（R3）（5）100E=（D）（6）011E=（R1）DR1为基址寄存器请写出寻址方式（1）（6）的名称。1-6：直接寻址，相对寻址，变址寻址，寄存器间接寻址，存储器间接寻址，基址寻址假设某及其有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。（1803）4=964B18、设主存容量1MB，cache容量16KB，块的大小为512B，采用全相联映射方式。1）写出cache的地址格式。2）写出主

50、存的地址格式。3）块表的容量多大？ 同计算题5计算与综合题 1.已知x和y，用变形补码计算x+y，同时指出结果是否溢出，如果溢出请指明是哪种溢出。（上机考试中可以不列竖式计算）1）x=+11011，y=+00011 2）x=-10110，y=-01011已知cache存储周期40ns，主存存储周期200ns，cache/主存系统平均访问时间为50ns，求cache的命中率是多少？解：已知cache主存系统平均访问时间ta=50ns，而ta = h*tc+(1-h)*tm；所以 h*tc+tm-h*tm=50ns ,(tc-tm)*h=50-tmh=(50-tm)/(tc-tm)=(50-200

51、)/(40-200)=150/160=93.75%有一个1024K32位的存储器，有128K8位的DRAM芯片构成。问：（1）总共需要多少DRAM芯片？（2）采用异步式刷新，如单元刷新间隔不超过8ms，则刷新信号周期是多少？（假设行列地址各占一半，使用行地址进行刷新）(1)(2)4.CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。平均访问时间=（1900*50+100*250）/（1900+100） =60s cache主存系统效率=cache存取周

52、期/平均访问时间 =50/60 =83.3%5.设主存容量1MB，cache容量16KB，块的大小为512B，采用全相联映射方式。（1）写出cache的地址格式。（2）写出主存的地址格式。（3）块表的容量多大？ 块表的大小应为2cm位，即2511位；（4）主存地址为CDE8FH的单元，在cache中的什么位置？ 主存地址为CDE8FH的单元可映射到cache中的任何一个字块位置；CDE8FH= 1100 1101 1110 1000 1111 B其块/行内地址为：0100011116.计算机储存程序的特点之一是把数据和指令都作为二进制信号看待。今有一计算机字长32bit，数符位是第31bit；单精度浮点数格式如图所示。对于二进制数1000 1111 1110 1111 1100 0000 0000 0000表示一个补码整数，其十进制值是多少？作为补码整数，其对应的原码是1111 0000 0001 0000 0100 0000 0000 0000表示一个无符号整数，其十进制值