2022年国家开放大学计算机组成原理期末复习指导及答案

1、计算机构成原理期末复习指引期末考试题型举例题型涉及选择题（单选）、判断题、简答题和计算题。下面给每种题型列举1-2道样题，以及相应的参照答案及评分原则。1选择题（每题3分，共36分）（1）在定点二进制运算器中，加法运算一般通过来实现。A原码运算的二进制加法器B反码运算的二进制加法器C补码运算的十进制加法器D补码运算的二进制加法器答案：D（2）变址寻址方式中，操作数的有效地址等于加形式地址。A基址寄存器内容B堆栈批示器内容C变址寄存器内容D程序计数器内容答案：C（3）将RAM芯片的数据线、地址线和读写控制线分别接在一起，而将片选信号线单独连接，其目的是。A增长存储器字长B增长存储单元数量C提高存

2、储器速度D减少存储器的平均价格答案：B2判断题（每题3分，共15分）（1）输入输出指令的功能是进行CPU和I/O设备之间的数据传送。（）答案：（2）半导体ROM信息可读可写，且断电后仍能保持记忆。（）答案：（3）在采用DMA方式传播数据时，数据传送是在DMA控制器自身发出的控制信号控制下完毕的。答案：3简答题（每题7-8分，共29分）（1）简述计算机运算器部件的重要功能。答：重要功能涉及（1）由其内部的算术与逻辑运算部件ALU完毕对数据的算术和逻辑运算；（2）由其内部的一组寄存器承当对将参与运算的数据和中间成果的暂存；（3）作为解决机内部的数据传送通路。（2）拟定一台计算机的指令系统并评价其优

3、劣，一般应从哪几种方面考虑？答：重要从如下四个方面进行考虑：a指令系统的完备性，以常用指令齐全、编程以便为优；b指令系统的高效性，以程序占内存空间少、运营速度快为优；c指令系统的规整性，以指令和数据使用规则统一简朴、易学易记为优；d指令系统的兼容性，以同一系列的低档机的程序能在新的高档机上直接运营为优。（3）相对主存来说，高速缓冲存储器CACHE具有什么特点？它在计算机系统中是如何发挥它的作用的？答：CACHE具有容量很小但读写速度非常快的特点。由于少量的某些数据和指令是CPU反复用到的，若将它们从主存复制到CACHE中，CPU就不必在下次使用这些信息时访问慢速的主存，而是从迅速CACHE中直

4、接得到。因此，CACHE起到了缓和主存速度跟不上CPU读写速度规定的矛盾，提高了CPU的运营效率。4计算题（每题10分，共20分）1将十进制数（0.71）10变换成BCD码、二进制数和16进制数，将（1AB）16变换成二进制数和十进制数。二进制需要小数点后保存8位。答案：（0.71）10（0.01110001）BCD（0.10110101）2（0.B5）16（1AB）16（）2（427）10注：以上括弧外的数字均是下角标。2已知X0.1101，Y0.0001，分别计算X和Y的原码、补码、X和Y的补码、XY的补码、YX的补码。答案：X原（1.1101）、X补（1.0011）、X补（0.1101）

5、Y原（0.0001）、Y补（0.0001）、Y补（1.1111）XY补（1.0100）YX补（0.1110）注：以上括弧外的原、补二字均是下角标。张晓红：答复：期末考试题型举例谢谢提供形考作业指引1计算题：1将十六进制数据14.4CH表达到二进制数，然后表达到八进制数和十进制数。阐明：十进制数（Decimal number）用后缀D表达或无后缀二进制数（Binary number）用后缀B表达八进制数（Octal number）用后缀Q表达十六进制数（Hexadecimal number）用后缀H表达 14.4CH=(14.4C)16 2对下列十进制数表达到8位（含一位符号位）二进制数原码和补

6、码编码。（1）17；（2）-17提示：(17)10=(10001)2 8位二进制数原码：(0 0010001)原 8位二进制数补码：(0 0010001)补 若完毕有困难，建议阅读教材第20页3写出X10111101，Y00101011的双符号位原码、反码、补码表达，并用双符号补码计算两个数的差。提示：阅读教材第38页 ，注意：双符号位、模4、鉴别溢出等概念形考作业指引2选择题： 加法器采用并行进位的目的是_。A提高加法器的速度B迅速传递进位信号C优化加法器构造 D增强加法器功能 提示： 二进制并行加法器是一种能并行产生两个二进制数算术和的组合逻辑部件按其进位方式的不同，可分为串行进位二进制并

7、行加法器和并行（超前、先行）进位二进制并行加法器两种类型为了提高加法器的运算速度，必须设法减小或清除由于进位信号逐级传送所花的时间，使各位的进位直接由加数和被加数来决定，不需依赖低位进位，而是由逻辑电路根据输入信号同步形成各位向高位的进位代价：增长某些解决进位信号的逻辑器件位数再多些的话，还可采用分层 分组的并行进位方式 简答题：假定 X = 0.0110011*211（11是指数）， Y = 0.1101101*2-10（10是指数） （此处的数均为二进制），在不使用隐藏位的状况下，回答问题：（1）浮点数阶码用4位移码、尾数用8位原码表达（含符号位），写出该浮点数能表达的绝对值最大、最小的（

8、正数和负数）数值；提示：教材第27页，第2章的内容 本题4位的移码是23+ X，其表达范畴 -23X 23（注：3是2的指数）。因此该浮点数的阶码的几种典型值： X= (7)10= ( 111)2， X移=1 111；X=(+1)10= ( 001)2， X移=1 001；X=(+0)10= ( 000)2， X移=1 000；X=(-0)10= -( 000)2，X移=1 000；X=(-1)10= -( 001)2，X移=0 111；X=(-8)10= -(1000)2，X移=0 000 注意：浮点数尚有许多商定和原则，本题若改阶码和尾数用补码表达，规格化，IEEE754原则，成果是不同样

9、的形考作业指引3选择题： 在设计指令操作码时要做到_（可多选）。A能区别一套指令系统中的所有指令B能表白操作数的地址C长度随意拟定D长度合适规范统一提示： 操作码用于指明本条指令的功能。在一套指令系统中必须具有唯一性 操作数的地址是指令中独立于操作码外此外的部分教材第67页： “指令字的长度，多数状况下就拟定为计算机的字长，即一条指令占用计算机的一种字，由几种字节构成，例如2、4、6、8个字节，但并不一定规定所有的指令的字长都相似，例如，一种计算机字中，可以寄存几条很短的指令，长的指令也也许占用多种计算机字，目的在于提高资源运用率。” 组织方案：定长、变长两种 判断题：计算机的指令越多，功能越

10、强越好。提示：教材第75页，指令系统问题RISC和CISC的对比P = I CPI TP 表达执行一段程序所用的时间I 表达该程序中涉及的指令的总条数CPI 为执行一条指令所需要的机器周期数T 为每个机器周期长度请对照完毕作业。形考作业指引4判断题：程序计数器PC重要用于解决指令的执行顺序问题。提示：阅读教材第91、92页，控制器的功能和构成规定对控制器的4个子部件很熟悉 （1）程序计数器（PC）：寄存下一条指令的地址（2）指令寄存器（IR）：接受并保存从内存中读来的指令内容（3）指令执行环节的标记线路：标记每条指令的各个执行环节的相对顺序关系（4）所有控制信号的产生部件：形成并提供目前执行环

11、节各部件要用到的控制信号 这一章类似这些概念是必考的内容。形考作业指引5选择题： 某SRAM芯片容量为1K8位，除电源和接地端外，连同片选和读/写信号该芯片引出线的至少数目应为_。A23 B25 C50 D20 提示：阅读教材第118页，图6.5及有关文字阐明 判断题：CPU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需的时间越长。 提示：阅读教材第115页，主存储器的技术指标。存储容量存储字数字长存取时间：从启动一次存储器操作到完毕该操作所经历的时间存储周期：存储器进行一次完整地读写操作所需的所有时间，比存取时间大存储器带宽：单位时间可写入存储器或从存储器取出信息的最

12、大数量简答题：什么是随机存取方式？哪些存储器采用随机存取方式？ 提示：按存取方式查阅存储器的分类顺序存取、串行存取：磁带机直接存取：磁盘机随机存取：随机地存取，CPU对任一种存储单元的存取时间相似，与位置无关。静态随机存储器（SRAM）动态随机存储器（DRAM）* 随机存储器（*RAM）每次存储器都占15分以上形考作业指引6判断题： DMA控制器通过中断向CPU发DMA祈求信号。提示：教材第173、174页 DMA方式的基本概念和传送过程，图7.10 DMA预解决阶段：外设向DMA控制器发DMA祈求，再由DMA控制器向CPU发总线祈求。DMA后解决阶段：DMA控制器向CPU发中断祈求。 简答题

13、：CPU在每次执行中断服务程序前后应做哪些工作？提示：教材第172页，中断解决、中断返回CPU执行中断服务程序前： CPU响应中断之后， 在执行中断服务程序前，要进行： 关中断； 保存断点和被停下程序的现场信息； 鉴别中断源，转中断服务程序的入口地址； 开中断，以便响应更高档别的中断祈求。CPU执行中断服务程序后： 关中断； 恢复现场信息和恢复断点； 开中断； 或响应更高档别的中断祈求，或返回断点进入主程序。简答题：CPU在每次执行中断服务程序前后应做哪些工作？提示：教材第172页，中断解决、中断返回CPU执行中断服务程序前： CPU响应中断之后， 在执行中断服务程序前，要进行： 关中断； 保

14、存断点和被停下程序的现场信息； 鉴别中断源，转中断服务程序的入口地址； 开中断，以便响应更高档别的中断祈求。CPU执行中断服务程序后： 关中断； 恢复现场信息和恢复断点； 开中断； 或响应更高档别的中断祈求，或返回断点进入主程序。常用问题解答1为了协助人们复习，我汇总了某些常用的问题，供人们遇到问题时看看。1计算机构成原理有点难，应如何进行学习？本课程跟其她课程拟定有点不同，它是本专业唯一一门计算机硬件类专业基本课，它的先修课是数字电子电路，同步还要学一点数制转换的概念，然后才是构成一种独立计算机系统的几大功能部件的原理简介。可见，这门课的难度一是数学层面的，二是电学层面的，需要有一定的基本课

15、的知识。我们都是成年学生，也许有些基本知识好久没用忘得差不多了，没关系，边学边补吧。2什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 计算机系统：计算机硬件、软件和数据通信设备的物理或逻辑的综合体。计算机硬件：计算机的物理实体。计算机软件：计算机运营所需的程序及有关资料。硬件和软件在计算机系统中互相依存，缺一不可，因此同样重要。3计算机构成原理中，KB和K有什么区别？ 在平常生活中，我们所用的数大都是十进制。而计算机中的信息单位都是以二进制表达的，常用的信息单位有位和节。 位，也叫比特，记为bit或b,是计算机的最小单位，表达1个二进制数位。 字节，记为Byte或B，是计算机

16、中信息的基本单位，表达8个二进制单位。 计算机中，将1024字节称为1K，1024字节称为1K字节，记为1KB； 将1024K称为1M，1024K字节称为1M字节，记为1MB（一般称为1兆）； 1024M称为1G字节，记为1G字节，记为1GB。 4字和字节有什么关系啊？如果有24根地址线每根线的作用是什么啊？在计算机中，一串数码是作为一种整体来解决或运算的，称为一种计算机字，简称字。字一般分为若干个字节(每个字节一般是8位)。在存储器中，一般每个单元存储一种字，因此每个字都是可以寻址的。字节是用于计量存储容量和传播容量的一种计量单位，1个字节等于8位二进制数。每根地址线代表了0和1两个地址，2

17、4根地址线，可以表达2的24次方个地址。常用问题解答21机器数中的原码、补码、移码和反码，如何才干区别它们？谢谢。简朴说，原码肯定是最接近真值的表达形式；反码在数值为正时与原码相似，负数时各位数值都求反，0代表1，1代表0；补码在数值为正数时与原码同样，负数时在原码基本上求反末位加一。具体请看教材22页。2什么是浮点数？ 浮点数是相对于定点数的，浮点数是小数点在各个数值位之间可以移动的一种数的表达形式，它可以有整数和小数两部分内容。3浮点运算器的构成比定点运算器构成更复杂,重要表目前哪些方面吗?浮点运算器由解决阶码（整数）的运算线路，和解决尾数（定点小数）的运算线路两部分构成，并且浮点数运算环

18、节更多，波及到的数据移位操作（对阶、规格化）更复杂。常用问题解答3在运算器部件中,为什么要设立多种累加器?累加器的数目多少对计算机的性能有什么影响吗?在运算器部件中设立多种累加器就可以暂存更多的数据，有助于在数据计算过程中减少访问速度慢得多的内存储器的次数，可以提高系统的整体性能。常用问题解答41一条指令一般由哪两个部分构成?指令的操作码一般有哪几种组织方式,各自应用在什么场合,各自的优缺陷是什么?一条指令一般由指令操作码和操作数地址两个部分构成，操作码一般有固定长度和可变长度两种重要的组织方式，前者更常用，格式规整，指令译码速度更快，后者重要用在指令字长比较短的计算机系统中，不得不把指令中的

19、某些位辨别不同指令分别用作指令的操作码或操作数地址，不利于迅速指令译码和辨认。2相对CISC指令系统，RISC指令系统有哪些长处？RISC系统的指令格式规范且种类少，使用的寻址方式简朴，指令条数少，指令完毕的操作功能简朴。3按照操作数的个数不同，把指令提成哪几种？按照操作数的个数不同，指令分为下面四种：（1）无操作数指令；（2）单操作数指令；（3）双操作数指令；（4）多操作数指令4什么是指令字长、存储字长和机器字长？指令字长是机器指令涉及的二进制代码的位数，存储字长存储单元中二进制数的位数，机器字长是运算器一次运算的二进制数的位数。5简朴阐明一种指令周期中读取指令、指令译码、ALU执行、读写内

20、存或接口、数据写回5个执行环节的含义。（1）“读取指令”是每一条指令都必须执行的，所完毕的功能对所有指令都相似；（2）“指令译码”完毕的功能对多数的指令是类似的，例如判断指令类型、读寄存器组等；（3）“ALU执行”所完毕的是数据或地址计算功能，对不同指令会有所区别；（4）“读写内存或接口”只被用于读写内存或者读写接口的指令；（5）“数据写回”将ALU的计算成果（或从内存、接口读来的数据）写入寄存器组。常用问题解答51什么是多指令发射技术？有什么特点？请阅读教材108页，最后那段有你要的答案。超标量解决机：在一种时钟周期同步发射多条指令；超流水线解决机：在一种时钟周期分期发射多条指令；超标量超流

21、水线：集中超标量和超流水线两个特点。2在微程序的控制器构成中，为什么总要设立微指令寄存器部件呢？微指令寄存器是控制器的一种很重要的部件，在内存或控制寄存器中保存微程序，微指令寄存器则用来保存将要执行的一条微指令，这有助于提高微程序的执行速度。3什么是双核技术？目前逐渐热起来的“双核”概念，重要是指基于X86开放架构的双核技术。在这方面，起领导地位的厂商重要有AMD和Intel两家。其中，两家的思路又有不同。AMD从一开始设计时就考虑到了对多核心的支持。所有组件都直接连接到CPU，消除系统架构方面的挑战和瓶颈。两个解决器核心直接连接到同一种内核上，核心之间以芯片速度通信，进一步减少理解决器之间的

22、延迟。而Intel采用多种核心共享前端总线的方式。专家觉得，AMD的架构对于更容易实现双核以至多核，Intel的架构会遇到多种内核争用总线资源的瓶颈问题。常用问题解答61在计算机中，为什么要采用多级构造的存储器系统？采用多级构造的存储器系统的性能价格比最高。2衡量高速缓冲存储器（CACHE）性能的最重要的指标是什么，指出影响这一指标的至少3个因素。衡量CACHE性能最重要的指标是它的命中率，即在原本需要到内存取数据的总的操作次数中，有多少次是在CACHE中得到相应数据，两者之比即为命中率。影响命中率的因素较多，例如，CACHE的容量，大某些好；CACHE的映象方式，CACHE与主存每次互换信息

23、的单位量要适中。（也可以答此外几种因素）3使用多体构造的主存储器的目的是什么？什么是低位地址交叉，其长处何在？使用多体构造的主存储器，是为了使用可以独立读写的多种存储器，以提高对它们并行读写，迅速得到多种数据的能力，缓和单个主存储器读写速度慢的矛盾。在多体构造的主存储器中，一般多选用把相邻的存储字寄存在不同的存储体中，这被称为低位地址交叉的组织形式，它更符合程序运营的局部性原理，有助于同步（或时间上有覆盖）地读写地址相邻的几种存储字。4高速缓存与主存在读写原理方面有何区别？高速缓冲存储器的运营原理，与主存储器的运营原理是有很大区别的。主存储器运营原理，是建立在每个主存地址相应主存的一种存储单元这一关系之上的。在计算机程序中，要使用主存某单元中的数据，必须在指令中给出该单元的地址。读操作时，给出这一地址后，通过译码电路，就选中主存中欲读的一种存储单元，执行读操作，读出的信息就是需要的数据。高速缓冲存储器的运营原理则完全不同，由于其存储容量很小，无法通过对原本用于读主存的地址直接进行译码来选择一种CACHE单元，而是通过映象的措施来找到所要的单元，这样CACHE的每个存储单元由3部分内容构成。第一部分内容，是CACHE的数据字段，保存从主存某一单元复制过来的数据内容。第二部分内容，是CAC