数字电子技术实验报告

1、实验一 组合逻辑电路设计与分析实验目的（1）学会组合逻辑电路的特点；（2）利用逻辑转换仪对组合逻辑电路进行分析与设计。实验原理 组合逻辑电路是一种重要的数字逻辑电路：特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合。根据电路确定功能，是分析组合逻辑电路的过 程，一般按图 1-1 所示步骤进行分析。组合逻辑电路 逻辑表达式 最简表达式 真值表 确切电路功能图 1-1 组合逻辑电路的分析步骤根据要求求解电路，是设计组合逻辑电路的过程，一般按图 1-2 所示步骤进问题提出行设计图 1-2 组合逻辑电路的设计步骤实验电路及步骤1）利用逻辑转换仪对已知逻辑电路进行分析a. 按图 1-3 所示连接

2、电路XLC1U1A U2A74LS136D74LS04DU1CU2CU1B U2B74LS136D74LS04D74LS136D 74LS04D图 1-3 待分析的逻辑电路 Ab. 在逻辑转换仪面板上单击由逻辑电路转换为真值表的按钮和由真值表导出简化表达式后，得到如图 1-4 所示结果。观察真值表，我们发现：当四个输入变量 A,B,C,D 中1的个数为奇数时，输出为 0，而当四个输入变量 A,B,C,D 中1的个数为偶数时，输出为 1。因此这是一个四位输入信号的奇偶校验电 路。图 1-4 经分析得到的真值表和表达式2）根据要求利用逻辑转换仪进行逻辑电路的设计。a. 问题提出： 有一火灾报警系统

3、， 设有烟感、 温感和紫外线三种类型不同的火 灾探测器。为了防止误报警， 只有当其中有两种或两种以上的探测器发出火 灾探测信号时，报警系统才产生报警控制信号， 试设计报警控制信号的电路。b. 在逻辑转换仪面板上根据下列分析出真值表如图 1-5 所示：由于探测器发出 的火灾探测信号也只有两种可能， 一种是高电平（ 1），表示有火灾报警； 一 种是低电平（ 0），表示正常无火灾报警。因此，令 A、B、C 分别表示烟感、 温感、紫外线三种探测器的探测输出信号，为报警控制电路的输入、令 F 为报警控制电路的输出。图 1-5 经分析得到的真值表（3）在逻辑转换仪面板上单击由真值表到处简化表达式的按钮后得

4、到最简化表 达式 AC+AB+BC 。实验心得 通过本次实验的学习，我们复习了数电课本关于组合逻辑电路分析与设计的相关 知识，掌握了逻辑转换仪的功能及其使用方法。初步掌握了软件 multisim 的用法实验二 编码器、译码器电路仿真实验实验目的 （1）掌握编码器、译码器的工作原理。（2）常见编码器、译码器的应用。实验原理所谓编码是指在选定的一系列二进制数数码中， 赋予每个二进制数码以某一固 定含义。例如，用二进制数码表示十六进制数叫做二十六进制编码。能完成编 码功能的电路统称为编码器。 74LS148D 是常用 8线 3线优先编码器。在 8个输 入线上可以同时出现几个有效输入信号，但只对其中优

5、先权最高的一个有效输入 信号进行编码。 其中 7 端优先权最高， 0 端优先权最低， 其他端的优先权按端脚号 的递减顺序排列。 E1 为选通输入端，低电平有效，只有 E1=0 时，编码器正常 工作，而在 E1=1 时，所以的输出端均被封锁。 E0 为选通输出端， GS 为优先标 志端。该编码器输入、输出均为低电平有效。译码器是编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，给 出相应的输出信号。能够完成译码功能的电路焦作译码器。 74LS138D 属于 3 线 8 线译码器。该译码器输入高电平有效，输出低电平有效。实验电路及步骤3.1 电路（1）83 线优先编码器具体电路如图 2-

6、1 所示，说明如下：利用 9 个单刀双掷开关 （J0J8）切换 8 位信号输入端和选通输入端 （E1） 输入的高低电平状态。利用 5个探测器（X1X5）观察 3位信号输出端、选通输 出端、优先标志段输出信号的高低电平状态 （探测器亮表示输出高电平“ 1”，灭表示 输出低电平“0”）。（2）38 线译码器具体电路如图 2-2 所示，说明如下：利用 3 个单刀双掷开关（ J1 J3）切换二路输入端输入的高低电平状态。利 用 8 个探测器（ X0X7 ）观察 8 路输出端输以信号的高低电平状态（探测器亮表 示输出高电平“1 ，”灭表示输出低电平“0 ”）。使能端 G1 接高电平， G2A 接低电平，

7、G2B 接低电平3.2 步骤1 ） 8 3 线优先编码器实验步骤：a. 按图 2-1 所示连接电路。b. 切换 9 个单刀双掷开关（ J0J8 ）进行仿真实验，将结果填入表 2.1 中。 输入端中的“1”表示接高电平，“0”表示接低电平，“”表示接高低、电平都可以。 输出 端中的“1”表示探测器亮，“0”表示探测器灭。该编码器输入、输出均为低电平有效。输入端输出端E1Y7Y6Y5Y4Y3Y2Y1Y0A2A1A0GSE011111101111111111110011111110111010111111011001011111010101011110100010111001101011001001

8、010001010000001表 2.1 8 3 线译码器真值表（输入高电平有效，输出低电平有效）（2）3-8 线译码器实验步骤：a. 按图 2-2 所示连接电路。b. 切换 3 个单刀双掷开关（ J1 J3）进行仿真实验，得到表 2.2 所示结果。 输入端中的“1”表示接高电平，“0”表示接低电平。输出端中的“1”表示探测器亮，“0” 表示探测器灭。该译码器输入高电平有效，输出低电平有效。3kR1kX0 X1 X2 X3J1Key = AJ2Key = BJ345AB22 ABC GGG01234567YYYYYYYY15121174LS138DKey = CX4 X5 X64.5 V 4.

9、5 V 4.5 V 4.5 V图 2-2 3 8线译码器仿真电路输入端输出端G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y71000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110表 2.2 3 8 线译码器真值表（输入高电平有效，输出低电平有效）实验心得本次实验主要掌握编码器、译码器的工作原理，并掌握了如何利用基础编码 器设计位数更高的编码器。知道了各个管脚的功能与连接方式，进一步学习了 multisim 软件的使

10、用。实验 三 触发器电路仿真实验实验目的（1）掌握边沿触发器的逻辑功能。（2）逻辑不同边沿触发器逻辑功能之间的相互切换。实验原理触发器是构成时序电路的基本逻辑单元，具有记忆、存储二进制信息的功能。 从逻辑功能上将触发器分为 RS、D、JK、T、 T等几种类型，对于逻辑功能的描 述有真值表、波形图、特征方程等几种方法。功能不同的触发器之间可以相互转 换。边沿触发器是指只在 CP 上升沿或下降沿到来时接受此刻的输入信号， 进行状 态转换，而其他时刻输入信号状态的变化对其没有影响的电路。集成触发器通常具有异步置位、复位功能。 74LS74D 是在一片芯片上包含两 个完全独立边沿 D 触发器的集成电路

11、。对它的分析可分为以下三种情况： （1）无论CP、D为何值，只要1CLR=0 ，1PR=1 ，触发器置 0；只要1CLR=1 ，1PR=0 ，触发器置 1。（“”表示非）（2） 当1CLR=1PR=0 时为不允许状态、（3）当1CLR=1PR=1 且CP 处于上升沿时， Qn1 D074LS112D 是在一芯片上饱和两个完全独立边沿 JK 触发器的集成电路。 对他 的分析可分为以下三种情况。1）无论 CP、J、K 为何值，只要1CLR=0 ，1PR=1 ，触发器置 0 ；只要1CLR=1 ， 1PR=0 ，触发器置 1。（“”表示非）2）当1CLR=1PR=0 时为不允许状态异步置位端U2A1

12、PR1J1CLK1K1Q1CLR信号输入端 时钟信号 K 信 号 输 入 端1Q15 74LS112D 异步清零端异步清零端图 4-1 74LS74D 逻辑符号和引脚注解3）当1CLR=1PR=1 且CP 处于下降沿时， Qn1 JQn KQn图 4-2 74LS112D 逻辑符号和引脚注解实验电路及步骤电路（1） D 触发器仿真电路如图 4-3 所示，说明如下：利用单刀双掷开关 J1、 J2、J3 、J4 切换输入管脚的信号电平状态，利用探测 器 X1 观察输出管脚的信号电平状态。用示波器查看输出管脚的信号波形。表 4.1 边沿 D 触发器 74LS74D 真值表输入端现态次态CPCLPPR

13、DQnQn 1000101011110011111XSC1VDD5V J1J2ey = Bey = Cey = AJ31PR1D1Q1CLK1Q1CLR42531Ext TrigU1AX15 V74LS74DJ4V1Key = Space500 Hz5 V图 4-3 D 触发仿真电路步骤D 触发器仿真电路实验步骤。按图 4-3 所示连接电路。进行仿真电路实验，利用开关来改变 1PR 、1D、1CP 、CP 的状态，观察输 出端 1Q 的变化，将结果填入表 4.1 并验证结果。输入端的“ 1”表示接高电平， “0”表示接低电平，“x”表示接高、低电平都可以。 输出端的“1”表示探测器亮，“0”

14、表示探测器灭。实验四 计数器电路仿真实验实验目的（1）了解计数器的日常应用和分类。（2）熟悉集成计数器逻辑功能和其各控制端作用。（3）掌握计数器使用方法。实验原理统计输入脉冲个数的过程叫计数。能够完成计数工作的电路称作计数器。计 数器的基本功能是统计叫钟脉冲的个数，即实现计数操作，也可用于分频、定时、 产生节拍脉冲等。计数器的种类很多，根据计数脉冲引入方式的不同，将计数器 分为同步计数器和异步计数器；根据计数过程中计数变化趋势，将计数器分为加 法计数器、减法计数器、可逆计数器；根据计数器中计数长度的不同，可以将计 数器分为二进制计数器和非二进制计数器（例如十进制、 N 进制）。二进制计数器是构

15、成其他各种计数器的基础。按照计数器中计数值的编码方 法，用 n 表示二进制代表， N 表示状态位，满足 N 2 的计数器称作二进制计数 器。 74LS161D 是常见的二进制加法同步计数器，其功能如表 5.1 所示。表 5.1 74LS161D 功能表（ 表示“非）”输入输出CLRLOADENTENPCLKABCDQAQBQCQD0XXXXXXXX000010XX1DaDbDcDdDaDbDcDd110XXXXXX计数110XXXXXX保持11X0XXXXX保持实验电路及步骤3.1 电路74LS161D 构成的二进制加法同步计数器。具体电路如图 5-1 所示，说明如下：a.该电路采用总线方式进

16、行连接。b.利用 J2 、J2、J3 、J4 四个单刀双掷开关可以切换 74LS161D 第 7、10、9、1 脚输入的高低电平状态。 74LS161D 第 3、 4、 5、 6（ 4 位二进制输入端）同时接 高电平。 74LS161D 第 15脚（进位输出端）接探测器 X1。V1为时钟信号。利用 逻辑分析仪观察四位二进制输出端（第 11 、12、13、14 脚）、进位输出端（第 15 脚）和时钟信号端（第 2脚）的波形。利用数码管 U2 显示计数器的计数情况。VDD5Vey = Cey = DJ4ey = AJ2ey = BJ3DCD_HEXU214 113 212 311 4LOAD CLRCLKXLA1U1Bus15X174LS161D2.5 VV1911000 Hz5 V3456710PN ABCD EABCDQQQQ图 5-1 74LS161D 构成的二进制加法同步计数器步骤74LS161D 构成的二进制加法同步计数器仿真实验步骤。a. 按图 5-1 所示连接电路。b.利用 J1 、J2、J3、J4 四个单刀双掷开关切换 74LS161D 第 1、7、9、10 脚 输入的高低电平状态，同时观察数码管 U2 的