电子技术ch时序逻辑电路-学时(修改版)

1、(5-1)第3章 时序逻辑电路 3.2 时序逻辑电路的分析 3.4 寄存器 3.3 计数器的分析和设计 3.1 触发器（2-2）一、 概述 3.1 触发器触发器输出有两种可能的状态：0、1；输出状态不只与现时的输入有关，还与原来的输出状态有关；触发器是有记忆功能的逻辑部件。按功能分类：R-S触发器、D型触发器、JK触发器、T型等。（2-3）二、触发器的基本形式&a&b反馈两个输入端两个输出端（2-4）&a&b输入RD=0, SD=1时若原状态：11001010输出仍保持：（2-5）&a&b输入RD=0, SD=1时若原状态：01111010输出变为：（2-6）输入RD=1, SD=0时若原状态

2、：10101011输出变为：&a&b（2-7）输入RD=1, SD=0时若原状态：00110101输出保持：&a&b（2-8）输入RD=1, SD=1时若原状态：10111001输出保持原状态：&a&b（2-9）输入RD=1, SD=1时若原状态：01110110输出保持原状态：&a&b（2-10）输入RD=0, SD=0时0011输出全是1但当RD=SD=0同时变为1时，翻转快的门输出变为0，另一个不得翻转。&a&b（2-11）基本触发器的功能表（2-12）总结1、触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。2、在控制端加入负

3、脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置一”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。（2-13）三、 触发器按逻辑功能的分类1 同步RS触发器&c&d&a&bCP时钟信号直接置0或置1（2-14）&c&d&a&bCPCP=0时011触发器保持原态（2-15）CP=1时1&c&d&a&bCP（2-16） 同步RS触发器的功能表（2-17）简化的功能表Qn+1 -下一状态（CP过后）Qn -原状态 同步RS触发器的状态方程： 同步RS触发器的功能表（2-19）RDSDRSCQ逻辑符号： 同步RS触发器状态方程：同步RS触发器功能：当C=1

4、时动作特点是高电平触发（2-20）例：画出RS触发器的输出波形 。CPRSQSetReset使输出全为1CP撤去后状态不定（2-21）（3）JK触发器R2S2CF从R1S1CF主CPKJJK触发器的功能最完善，有两个控制端J、K。（2-22）JK触发器的功能=0=0被封锁保持原态J=K=0时：R2S2CF从R1S1CF主CPKJ（2-23）JK触发器的功能=1=1相当于T触发器T=1J=K=1时：R2S2CF从R1S1CF主CPKJ（2-24）JK触发器的功能=0=1 Qn=0时01Qn+1=11J=1，K=0时：分两种情况（Q=0,Q=1）R2S2CF从R1S1CF主CPKJ（2-25）JK

5、触发器的功能=0=1 Qn=1时1000F主被封保持原态Qn+1 =1R2S2CF从R1S1CF主CPKJ（2-26）JK触发器的功能=1=0Qn+1=0同样原理：J=0，K=1时：R2S2CF从R1S1CF主CPKJ（2-27）功能表逻辑符号RDSDCQKJ状态方程:(5-28)逻辑符号： 主从JK触发器状态方程：同步RS触发器功能：当C为下降沿时动作特点是下降沿触发RDSDCQKJ（2-29）时序图CPKJQJQ 保持T（2-30）触发器的功能RDSDCQKJ（2-31）1. JK触发器转换成D触发器CQKJDCP四触发器之间的转换（2-32）2. JK触发器转换成T触发器CQKJTCP（

6、2-33）3. D触发器转换成T触发器CQDCP（2-34）五、应用举例例1：写出下图电路输出逻辑表达式（2-35）例2：写出下图电路输出逻辑表达式（2-36）例3：图中各触发器的初始状态Q0，试画出在CP信号连续作用下触发器Q端的电压波形。（2-37）例4：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。（2-38）CLRD CPQCLRD CPQCLRD CPQCLRD CPQ1Q1D2Q2DGND4Q4D3Q3D时钟请零US

7、C公用清零公用时钟74LS175管脚图（2-39）+5VD1D2D3D4 CLRCP& 1& 2& 2清零CP赛前先清零0输出为零发光管不亮（2-40）D1D2D3D4 CLRCP+5V& 1& 2& 2清零CP1反相端都为11开启（2-41）D1D2D3D4 CLRCP& 1& 2& 2清零CP+5V若有一按钮被按下，比如第一个钮。=1=000被封这时其它按钮被按下也没反应(5-42) 3.2 时序逻辑电路的分析1、 时序逻辑电路的结构及特点时序电路的特点：（1）含有具有记忆元件（最常用的是触发器）。（2）具有反馈通道。(5-43)状态方程：驱动方程：输出方程：(5-44)2、时序逻辑电路的

8、类型米利型（有输入信号X)和穆尔型(有输入信号X )P251米利型穆尔型(5-45)3、时序逻辑电路的功能描述）逻辑方程）状态转移表）状态图）时序图分析时序逻辑电路的一般步骤 a由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。（判断是同步还是异步） （2）时序电路的输出方程。 （3）各触发器的驱动方程。 b将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 c根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 d根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。4、 时序逻辑电路的一般分析方法(5-47)同步时序逻辑电路的分析举例例1：试分析下图

9、所示的时序逻辑电路。解：该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程： （2）写出驱动方程：(5-48)（3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：（4）作状态转换表及状态图 当X=0时：触发器的次态方程简化为：输出方程简化为：由此作出： 状态表状态图当X=1时：触发器的次态方程简化为：输出方程简化为：由此作出状态表及状态图。将X=0与X=1的状态图合并 起来得完整的状态图。(5-50)根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。（5）画时序波形图。(5-51)（6）逻辑功能分析：当X=1时，按照减1规律从100

10、10010循环变化，并每当转换为00状态（最小数）时，输出Z=1。该电路一共有3个状态00、01、10。当X=0时，按照加1规律从00011000循环变化，并每当转换为10状态（最大数）时，输出Z=1。所以该电路是一个可控的3进制计数器(5-52)例2：分析图时序电路的逻辑功能：1. 写出电路的驱动方程； 2. 状态方程； 3.输出方程； 4. 画出电路的状态转换图； 5. 说明电路能否自启动（12分）1 驱动方程2 状态方程3 输出方程4 状态转换图5 同步加法五进制 计数器，且有自启动能力。(5-53)检查电路能否自启动 用同样的分析的方法分别求出3种无效状态下的次态，得到完整的状态转换图

11、。可见，该计数器能够自启动。 由于电路中有3个触发器，它们的状态组合共有8种。而在该计数器中只用了5种，称为有效状态。其余3种状态称为无效状态。当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有自启动能力。(5-54) 在同步计数器中，各个触发器都受同一时钟脉冲 输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为 “ 同步计数器 ”。Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP例3：试分析下图所示的同步时序逻辑电路。(5-55)Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP分析步骤:1. 先列写控制

12、端的逻辑表达式（驱动方程）：J2 = K2 = Q1 Q0J1 = K1 = Q0J0 = K0 = 1Q0： 来一个CP，它就翻转一次；Q1：当Q01时，它可翻转一次；Q2：只有当Q1Q011时，它才能翻转一次。（因为是同步可以不写时钟方程）(5-56)2. 再列写状态转换表，分析其状态转换过程。 2 0 0 1 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 0 1 3 0 1 0 0 0 0 0 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 0 0 0 1 1 1 0 1 6 1 0 1 0 0 1 1 1 1

13、1 1 0 7 1 1 0 0 0 0 0 1 1 1 1 1 8 1 1 1 1 1 1 1 1 1 0 0 0CP Q2 Q1 Q0 J2 K2 J1 K1 J01 K01 Q2 Q1 Q0 Q1Q0Q1Q0Q0Q0 原状态 控 制 端 下状态,最后由状态表得功能为：三位二进制同步加法计数一位八进制同步加法计数器或者0 0 00J2 = K2 = Q1 Q0J1 = K1 = Q0J0 = K0 = 1. 也可用状态方程得状态图或者状态表：000(5-58)CPQ0Q1Q23. 还可用时序图得状态表或状态图Q0： 来一个CP，它就翻转一次；Q1：当Q01时，它可翻转一次；Q2：只有当Q1Q

14、011时，它才能翻转一次。J2 = K2 = Q1 Q0J1 = K1 = Q0J0 = K0 = 1 2）异步计数器的分析 在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP(5-60)例: 任意进制异步计数器的分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP1 时钟方程:J2 = Q1 Q0 ， K2 1 J1 = K1 1 J0 = Q2 ， K0 1 2 控制端的逻辑表达式(驱动方程)：异步

15、(5-61)2. 再列写状态转换表，分析其状态转换过程：Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP 1 0 0 0 0 1 1 1 1 1 0 0 1 2 0 0 1 0 1 1 1 1 1 0 1 0 3 0 1 0 0 1 1 1 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 1 1 1 0 1 0 0 0CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 Q1Q0 1 1 1 原状态 控 制 端 下状态, 1Q2J2 = Q1 Q0 ， K2 1 J1 = K1 1 J0 =

16、Q2 ， K0 1 电路功能为：异步五进制加法计数器(5-62)Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP3. 时序图：CP0 0 00 0 10 1 00 1 13012CP Q2 Q1 Q0 1 0 04状态表(5-63)0 0 01 0 00 1 10 0 10 1 01 011 1 01 1 15、状态转换图自启动计数器J2 = Q1 Q0 ， K2 1 J1 = K1 1 J0 = Q2 ， K0 1 0 0 00 0 10 1 00 1 13012CP Q2 Q1 Q0 1 0 04状态表(5-64) 3.3 计数器的分析和设计 计数器用以统计输入脉冲CP个数的电

17、路。计数器功能 记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。计数器分类按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是十进制计数器。(5-65) （一）二进制计数器1二进制异步计数器 （1）二进制异步加法计数器（4位） 工作原理： 4个JK触发器都接成T触发器。 每当Q2由1变0，FF3向相反的状态翻转一次。 每来一个CP的下降沿时，FF0向相反的状态翻转一次； 每当Q0由1变0，FF1向相反的状态翻转一次； 每当Q1由1变0

18、，FF2向相反的状态翻转一次；(5-66)用“观察法”作出该电路的时序波形图和状态图。由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。(5-67)（2）二进制异步减法计数器用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。工作原理：D触发器也都接成T触发器。 由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号。 它也同样具有分频作用。(5-68)二进制异步减法计数器的时序波形图和状态图。在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借

19、位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。 (5-69)2二进制同步计数器（1）二进制同步加法计数器由于该计数器的翻转规律性较强，只需用“观察法”就可设计出电路：因为是“同步”方式，所以将所有触发器的CP端连在一起，接计数脉冲。 然后分析状态图，选择适当的JK信号。(5-70)分析状态图可见：FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。FF1：当Q0=1时，来一个CP，向相反的状态翻转一次。所以选J1=K1= Q0 。FF2：当Q0Q1=1时， 来一个CP，向相反的状态翻转一次。所以选J2=K2= Q0Q1FF3： 当Q0Q1Q3

20、=1时， 来一个CP，向相反的状态翻转一次。所以选J3=K3= Q0Q1Q3(5-71) 3.3 中规模集成二进制计数器 异步清零。（1） 74LS161具有以下功能： 计数。 同步并行预置数。RCO为进位输出端。 保持。（实验用芯片）(5-72)(5-73)只要清零（置数）信号到，不管有无时钟信号，输出端立即为 0 （置数）, 其清零（置数）方式通常称为“ 异步清零（置数） ”如果清零（置数）目的真正实现还需等待下一个时钟脉冲的到来以后才能够变为现实。这就是“ 同步清零（置数） ”的含义。(5-74)（2）4位二进制同步可逆计数器74191(5-75)（二）非二进制计数器N进制计数器又称模N

21、计数器。当N=2n时，就是前面讨论的n位二进制计数器；当N2n时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。(5-76)集成十进制计数器1）8421BCD码同步加法计数器74160（实验用芯片） 异步清零。 计数。 同步并行预置数。RCO为进位输出端。 保持。(5-77)(5-78)(5-79)QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)S 9(2)S 9(1)QAQBQCQD74LS 90原理电路图 2) 二 - 五 - 十进制计数器 74LS90(290)(5-80) 74LS90 内部含有两个独立的 计数电路：一个是模 2 计数器(CPA为其时

22、钟，QA为其输出端)，另一个是模 5 计数器(CPB为其时钟，QDQCQB为其输出端)。 外部时钟CP是先送到CPA还 是先送到CPB，在QDQCQBQA这四个输出端会形成不同的码制。QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)S 9(2)S 9(1)QAQBQCQD(5-81)CPACPBR 0(1)R 0(2)S9(2)S9(1)NCNCVCCQAQDQBQCGND1234567141312111098QAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)CPBCPA74LS9074LS 90管脚分布图(5-82)CPACPBQAQDQBQCR 9(2

23、)R 9(1)R 0(2)R 0(1)74LS9074LS 90功能表 74290的功能： 异步清零。 计数。 异步置数（置9）。 (5-83) 分析：计数时钟先进入CPA时的计数编码。CPACPCPBQBQDQCQA25QD QC QB 0 0 00 0 10 1 00 1 11 0 0QD QC QB CPB QA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 结论：上述连接方式形成 8421 码。QD QC QB CPB QA 0 0 0 0 0 0 0 0

24、1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进 制数(5-84) 再分析：计数时钟先进入CPB时的计数编码。CPACPQA2CPBQBQDQC5QD QC QB 0 0 00 0 10 1 00 1 11 0 0结论：上述连接方式形成 5421 码。 0 0 0 0 QA QD QC QB CPA 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0

25、 0 0 0 0 0 0 QA QD QC QB CPA 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进 制数(5-85)例: 构成BCD码六进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 0 0 0R 0(1) = QBR 0(2) = QC令即可CP0 1 1 0CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS9074LS90

26、的应用(5-86)CPCPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90讨论： 下述接法行不行 ? 错在何处 ?警示：切切不可将输出端相互短路 ！(5-87)CPCPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90& 只有这样做才是正确的。(5-88) 例： 用两片74LS 90构成 36 进制8421码计数器。QD QC QB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0

27、0 1 9 0 0 0 0 0 十进 制数 分析：1. 如何解决片间进位问题 ？ 从右面的状态转换表 中可以看到：个位片的 QD可以给十位片提供计数脉冲信号。(5-89)分析：2. 如何满足“ 36 进制 ”的要求？十 位 个 位 0 0 3 5. . . . .共有36个 稳定状态 3 60 0( 0011 0110 )(5-90)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(十位)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(个位)&CP 用两片74LS 90构成 36 进制8421码计数器( 00

28、11 0110 )(5-91) 例: 用一片74LS160构成六进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个 稳态准备清零： 使 CLR 0+5V(2) 74LS160 的应用COABCDQBQCQDQACLR74LS160&CPETEP(5-92)（三） 集成计数器的应用（1）同步级联。例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为1616=256。1计数器的级联(5-93)（2）用计数器的输出端作进位/借位端有的集成计数器没有进位/借位输出端，这时可根据具体情况，用计

29、数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。例：如用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。 模为1010=100(5-94)计数器的进位/借位端(5-95)2组成任意进制计数器（1）异步清零法 异步清零法适用于具有异步清零端的集成计数器。例：用集成计数器74160和与非门组成的6进制计数器。(5-96)（2）同步清零法同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器74163和与非门组成的6进制计数器。(5-97)（3）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器74191和与非门组成的余3码10进制计数

30、器。(5-98)（4）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器74160和与非门组成的7进制计数器。(5-99)例： 用74160组成48进制计数器。先将两芯片采用同步级联方式连接成100进制计数器， 然后再用异步清零法组成了48进制计数器。解：因为N48，而74160为模10计数器，所以要用两片74160构成此计数器。如何用置数端LD设计？74161？(5-100)3组成分频器前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。解： 因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将

31、四片74161级联，从高位片（4）的Q2输出即可。例: 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。(5-101)用中规模集成电路构成的顺序脉冲发生器（ a）电路图（b）电压波形图4脉冲发生器(5-102)(5-103) 3.4 寄存器 1 数码寄存器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲( CP ) 寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。四位数码寄存器(5-104)2 移位寄存器 所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根

32、据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)(5-105) 根据移位数据的输入输出方式，又可将它分为串行输入串行输出、串行输入并行输出、并行输入串行输出和并行输入并行输出四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入并出并入串出并入并出(5-106)QQDQQDQQDQQD&A0A1A2A3SDRDCLRLOAD移位脉冲CP0串行输出数 据 预 置 3210存数脉冲清零脉冲四位串入 - 串出的左移寄存器初始状态： 设A3A2A1A0 1011 在存数脉冲作用下，也有 Q3Q

33、2Q1Q0 1011 。D0 0D1 Q0D2 Q1D3 Q2QQDQQDQQDQQD移位脉冲CP0串行输出3210 下面将重点讨论 兰颜色的 那部分电路的工作原理。(5-107)D0 0D1 Q0D2 Q1D3 Q2QQDQQDQQDQQD移位脉冲CP0串行输出32101 0 1 10 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态 Q3Q2Q1Q0 1011(5-108)QQDQQDQQDQQD移位脉冲CP0串行输出3210用波

34、形图表示如下：1 0 1 10 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态Q3Q2Q1Q0 1011Q3Q2Q1Q0CP110100110011000100000000(5-109)QQDQQDQQDQQD移位脉冲CP0串行输出3210四位串入 - 串出的左移寄存器：D0 0D1 Q0D2 Q1D3 Q2QDQQ3DQDQD移位脉冲CP0串行输出Q1Q2Q0四位串入 - 串出的右移寄存器：D1 Q2D2 Q3D3 0D0 Q1(5-110) 四位串入 - 串出的左移寄存器：D0 LD1 Q0D2 Q1D3 Q2 四位串入 - 串出的右移寄存器：D1 Q2D2 Q3D3 RD0 Q1 双向移位寄存器的构成： 只要设置一